JPS63164346A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS63164346A
JPS63164346A JP30965186A JP30965186A JPS63164346A JP S63164346 A JPS63164346 A JP S63164346A JP 30965186 A JP30965186 A JP 30965186A JP 30965186 A JP30965186 A JP 30965186A JP S63164346 A JPS63164346 A JP S63164346A
Authority
JP
Japan
Prior art keywords
resin
transfer molding
elements
agent
phenolic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30965186A
Other languages
English (en)
Inventor
Toshio Komiyama
込山 利男
Naoharu Senba
仙波 直治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30965186A priority Critical patent/JPS63164346A/ja
Publication of JPS63164346A publication Critical patent/JPS63164346A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を含む混成集積回路の構造に関する
ものである。
〔従来の技術〕
従来、この種の混成集積回路の構造は、第3図に示すよ
うに金属製のリードフレーム5のアイランドに回路基板
6を接着剤7により接着し、半導体素子、能動素子及び
受動素子等の素子4を搭載し、これを金属細線2を用い
て回路を製作し、これをトランスファーモールド法を用
いて外装樹脂1によって封止を行うtKmとなっている
〔発明が解決しようとする問題点〕
上述した従来の混成集積回路は、搭載素子4を直接トラ
ンスファーモールド封止する構造となっているため、多
種類になり、構造、特性の差による品質トラブルが発生
する。例えば、搭載素子のクラック特性変動等が発生す
る。
このような問題を解決するため第3図に示すように金属
線I12などの保護用シリコン系プリコート剤9.9′
によって、二重、三重に保護されている構造もある。し
かし、この様な構造では、次の様な問題が発生する。
l)プリコート剤を用いる場合は、トランスファーモー
ルド樹脂1と、シリコン系プリコート剤9′とで金線細
vA2を分割しあっているので、両樹脂1.9′の特性
差により金線細線2をトランスファーモールド樹脂1と
シリコン系プリコート剤9′との境界面で断線させる。
2)プリコート剤9の場合は、トンランスファーモール
ド樹脂1よりもシリコン系プリコート剤9の熱膨張係数
が大きいため、温度差の繰り返しによるストレスがシリ
コン系プリコート剤9側に加わり、シリコン系プリコー
ト剤9の内部に入っている金属細線2を断線させる。
本発明の目的は、これらの欠点を除き、樹脂、プリコー
ト剤による断線をなくした混成集積回路を提供すること
にある。
〔問題点を解決するための手段〕
本発明の混成集積回路の構成は、配線基板上に半導体素
子、能動素子あるいは受動素子を搭載し、これら素子と
前記基板の所定の箇所同志を電気的に接合し、さらにこ
れら素子上にトランスファーモールド樹脂と同等の熱特
性をもつフェノール系樹脂を塗布してこの樹脂上を前記
トランスファーモールド樹脂により外装樹脂封止されて
形成されたことを特徴とする。
〔実施例〕
次に本発明について図面を用いて説明する。
第1図は本発明の一実施例を示す断面図である。本実施
例は金属性リードフレーム5に接着剤7を用いて回路基
板6を接着し、半導体素子、能動素子あるいは受動素子
4を搭載し、金属細線2等を用いて所定の回路を形成し
、搭載した素子4及び金属細線2等の保護のためのフェ
ノール系プリコート剤3を塗布し、更にトランスファー
モールド法を用いて外装封止樹脂1を実施した構造とな
っている。
第2図は本発明の第2の実施例の断面図でディンプル構
造を示している。本実施例では、金属性リードフレーム
5に電気的接合剤(例えば半田導電性ペースト等)8を
用いて、回路基板6と電気的かつ機械的に接合し、半導
体素子、能動素子あるいは受動素子4を搭載し、金属細
線2等を用いて所定の回路を形成し、搭載した素子及び
金属細線2等の保護のためフェノール系プリコート剤3
を塗布し、更にトランスファーモールド法を用いて外装
封止樹脂1により封止を実施したものである。
〔発明の効果〕
以上説明したように、本発明は、保護剤とにトランスフ
ァーモールド樹脂1と同じ特性を有するフェノール系の
樹脂3を用いた構造にすることにより、搭載素子4に与
えるストレスを低減し、品質を安定させる効果がある。
【図面の簡単な説明】
第1図、第2図は本発明の第1および第2の実施例を示
す断面図、第3図は従来の混成ICの一例の断面図であ
る。 1・・・外装封止樹脂、2・・・金属細線、3・・・フ
ェノール系アリコート剤、4・・・半導体素子、能動素
子及び受動素子、5・・・金属製リードフレーム、6・
・・回路基板、7・・・接着剤、8・・・電気接合部材
、9゜9′・・・シリコン系プリコート剤。

Claims (1)

    【特許請求の範囲】
  1. 配線基板上に半導体素子,能動素子あるいは受動素子を
    搭載し、これら素子と前記基板の所定の箇所同志を電気
    的に接合し、さらにこれら素子上にトランスファーモー
    ルド樹脂と同等の熱特性をもつフェノール系樹脂を塗布
    してこの樹脂上を前記トランスファーモールド樹脂によ
    り外装樹脂封止されて形成されたことを特徴とする混成
    集積回路。
JP30965186A 1986-12-26 1986-12-26 混成集積回路 Pending JPS63164346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30965186A JPS63164346A (ja) 1986-12-26 1986-12-26 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30965186A JPS63164346A (ja) 1986-12-26 1986-12-26 混成集積回路

Publications (1)

Publication Number Publication Date
JPS63164346A true JPS63164346A (ja) 1988-07-07

Family

ID=17995612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30965186A Pending JPS63164346A (ja) 1986-12-26 1986-12-26 混成集積回路

Country Status (1)

Country Link
JP (1) JPS63164346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125644A (ja) * 1988-11-05 1990-05-14 Seiko Epson Corp 樹脂封止半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537856A (en) * 1978-09-06 1980-03-17 Matsushita Electric Ind Co Ltd Revolution speed controller for motor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537856A (en) * 1978-09-06 1980-03-17 Matsushita Electric Ind Co Ltd Revolution speed controller for motor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125644A (ja) * 1988-11-05 1990-05-14 Seiko Epson Corp 樹脂封止半導体装置

Similar Documents

Publication Publication Date Title
KR100222157B1 (ko) 반도체 패키지
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPS63239826A (ja) 半導体装置
JPS6077446A (ja) 封止半導体装置
JPS63164346A (ja) 混成集積回路
JPH02105446A (ja) 混成集積回路
JPH0196952A (ja) 気密封止チツプキヤリア
JPH0529484A (ja) Icチツプの実装構造
JPH0511660B2 (ja)
JPH0493052A (ja) 半導体集積回路装置
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP2779322B2 (ja) 半導体パッケージの製造方法
JPH04247645A (ja) 金属基板の実装構造
JP2868868B2 (ja) 半導体装置
JPH0536861A (ja) 半導体デバイス
JPH1116939A (ja) 半導体装置及びその製造方法
JP3115432B2 (ja) 半導体装置
JPH0778910A (ja) 半導体装置
JP3337526B2 (ja) パッケージ型半導体部品の構造
JPH03255655A (ja) 半導体装置
JPH11150208A (ja) 半導体素子の実装方法
JP2771475B2 (ja) 半導体装置
JPH02205056A (ja) 集積回路パッケージ
JPS63310141A (ja) 半導体装置
JPS59172756A (ja) 半導体装置