JPS63160299A - プリント回路板のスルホ−ル加工法 - Google Patents
プリント回路板のスルホ−ル加工法Info
- Publication number
- JPS63160299A JPS63160299A JP31562486A JP31562486A JPS63160299A JP S63160299 A JPS63160299 A JP S63160299A JP 31562486 A JP31562486 A JP 31562486A JP 31562486 A JP31562486 A JP 31562486A JP S63160299 A JPS63160299 A JP S63160299A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- plating
- copper
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005553 drilling Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims description 4
- 239000011889 copper foil Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 9
- 238000007772 electroless plating Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はプリント回路板のスルホール加工法の改良に関
するものである。
するものである。
〈従来の技術〉
スルホールを有するプリント回路板を製造する場合、回
路導体のエツチング形成後にスルホールメッキを行うこ
とがある。この場合、穴あけを施したランド部分が回路
パターンの導体から電気的に非導通となるので、穴内面
を電気メッキするにはランド部分と回路導体とを電気的
に導通ずる必要がある。また、穴をあけたままでの穴内
面は絶縁面であるので、その穴内面に銅を無電解メッキ
したうえで、その無電解メッキ層に厚く銅を電気メッキ
する必要がある。
路導体のエツチング形成後にスルホールメッキを行うこ
とがある。この場合、穴あけを施したランド部分が回路
パターンの導体から電気的に非導通となるので、穴内面
を電気メッキするにはランド部分と回路導体とを電気的
に導通ずる必要がある。また、穴をあけたままでの穴内
面は絶縁面であるので、その穴内面に銅を無電解メッキ
したうえで、その無電解メッキ層に厚く銅を電気メッキ
する必要がある。
く解決しようとする問題点〉
而るに、従来においては、上記ランド部分と回路導体と
の電気的ａｉｍ、並びに、穴内面の無電解メッキをそれ
ぞれ互に関連性のない独立の処理で行っており、工程の
簡易化が図られていない。
の電気的ａｉｍ、並びに、穴内面の無電解メッキをそれ
ぞれ互に関連性のない独立の処理で行っており、工程の
簡易化が図られていない。
本発明はこれらの画処理を共通化することにより工程の
簡易化を可能とする方法を提供することにある。
簡易化を可能とする方法を提供することにある。
く問題点を解決するための手段〉
本発明に係るプリント回路板のスルホール加工法は、両
面鋼７ｆ１積層板にスルホール用穴をあけ、エツチング
により導体回路を形成したのち、上記の穴内面並びに！
／１層板全面に銅メッキを施こし、次いで、スルホール
メッキに対するマスキングを施し、而るのち、無電解消
メッキ層を電導路として上記の穴を銅で電気メッキする
ことを特徴とする方法である。
面鋼７ｆ１積層板にスルホール用穴をあけ、エツチング
により導体回路を形成したのち、上記の穴内面並びに！
／１層板全面に銅メッキを施こし、次いで、スルホール
メッキに対するマスキングを施し、而るのち、無電解消
メッキ層を電導路として上記の穴を銅で電気メッキする
ことを特徴とする方法である。
〈実施例〉
以下、図面により本発明を説明する。
第１図は本発明において使用する積層板Ａを示し、絶縁
基板ｌの両面に銅箔２，２をラミネートしである。
基板ｌの両面に銅箔２，２をラミネートしである。
本発明によりプリント回路板を製作するには、まず第２
図Ａに示すようにスルホール用の穴あけ３を施す。穴あ
け後は第２図Ｂに示すように、エツチングレジスト（ド
ライフィルム又は塗料の印刷）４を用いて回路パターン
の作製を行い、而るのち、第２図Ｃに示すように露出鋼
箔を化学エツチングし、エツチングレジストを剥離し、
触媒付与を施す。触媒付与後は第２図Ｃの５で示すよう
に、穴３の内面５１並びに積層体全面５２に銅を無電解
メンキする。この無電解メッキ後は、第２図りに示すよ
うに穴内面並びにランド部分を除いて、メンキレジスト
６によりメッキマスキングを施しくドライフィルムまた
は印刷）、而るのち、第２図の７で示すように穴内面並
びにランドに銅を電気メッキする。
図Ａに示すようにスルホール用の穴あけ３を施す。穴あ
け後は第２図Ｂに示すように、エツチングレジスト（ド
ライフィルム又は塗料の印刷）４を用いて回路パターン
の作製を行い、而るのち、第２図Ｃに示すように露出鋼
箔を化学エツチングし、エツチングレジストを剥離し、
触媒付与を施す。触媒付与後は第２図Ｃの５で示すよう
に、穴３の内面５１並びに積層体全面５２に銅を無電解
メンキする。この無電解メッキ後は、第２図りに示すよ
うに穴内面並びにランド部分を除いて、メンキレジスト
６によりメッキマスキングを施しくドライフィルムまた
は印刷）、而るのち、第２図の７で示すように穴内面並
びにランドに銅を電気メッキする。
この銅の電気メッキにおいては、無電解銅メンキ層５２
を電導路としてランド２０にメッキ電流を安定に供給で
きるので、導体回路パターンにおけるカット箇所の存在
にもかかわらず、穴内面の銅メッキを容易に行うことが
できる。この穴内面への銅の電気メッキは穴内面の銅Ｊ
ｉ！！（無電解メッキ層）５Ｉを基礎にして充分厚肉に
施し得る（１０〜２１１ｉｍ）。
を電導路としてランド２０にメッキ電流を安定に供給で
きるので、導体回路パターンにおけるカット箇所の存在
にもかかわらず、穴内面の銅メッキを容易に行うことが
できる。この穴内面への銅の電気メッキは穴内面の銅Ｊ
ｉ！！（無電解メッキ層）５Ｉを基礎にして充分厚肉に
施し得る（１０〜２１１ｉｍ）。
このようにしてスルホールメッキを行ったのちは、第２
図已に示すようにメツキレシストを剥離し、露出の無電
解消メッキ層５２をエツチングにより除去する。その後
は、カバーレイラミネーション、表面処理（防錆処理ま
たはメッキ）外形打抜等を施して最終製品を得る。
図已に示すようにメツキレシストを剥離し、露出の無電
解消メッキ層５２をエツチングにより除去する。その後
は、カバーレイラミネーション、表面処理（防錆処理ま
たはメッキ）外形打抜等を施して最終製品を得る。
上記において、銅の無電解メッキ時（穴内面とパターン
エツチング後の積層板全面への無電解メッキ）穴あけと
導体回路のエツチング形成が終了していることを条件に
、工程の順序は適宜変更できる。
エツチング後の積層板全面への無電解メッキ）穴あけと
導体回路のエツチング形成が終了していることを条件に
、工程の順序は適宜変更できる。
〈発明の効果〉
本発明に係るプリント回路板のスルホール加工法は、上
述した通りの方法であり、スルホール用穴の内面に銅を
電気メッキするのに不可欠の無電解銅メッキを穴の内面
のみならず、パターンエツチングした後の積層板の全面
にも施し、その全面の無電解銅メッキ層をスルホールメ
ッキ時での穴あきランドへのメッキ電流の供給通路に使
用するものである。
述した通りの方法であり、スルホール用穴の内面に銅を
電気メッキするのに不可欠の無電解銅メッキを穴の内面
のみならず、パターンエツチングした後の積層板の全面
にも施し、その全面の無電解銅メッキ層をスルホールメ
ッキ時での穴あきランドへのメッキ電流の供給通路に使
用するものである。
従って、穴あきランドと回路導体とを導通するための処
理を穴内面の処理時に一挙に行うことができ、全体とし
て工程の筒易化を図ることが可能である。
理を穴内面の処理時に一挙に行うことができ、全体とし
て工程の筒易化を図ることが可能である。
第１図は本発明において使用する両面鋼箔積層板を示す
説明図、第２図Ａ、第２図Ｂ、第２図Ｃ１第２図り並び
に第２図Ｅは本発明に係るプリント回路板のスルホール
加工法の作業手順を示す説明図である。 図において、ノ〜は積層板、３は穴、５１並びに５２は
無電解１１１１メブキ層、６はマスキングである。 −、＋：、Ｊ、、１ｇｉノ
説明図、第２図Ａ、第２図Ｂ、第２図Ｃ１第２図り並び
に第２図Ｅは本発明に係るプリント回路板のスルホール
加工法の作業手順を示す説明図である。 図において、ノ〜は積層板、３は穴、５１並びに５２は
無電解１１１１メブキ層、６はマスキングである。 −、＋：、Ｊ、、１ｇｉノ
Claims (1)
- 両面銅箔積層板にスルホール用穴をあけ、エッチング
により導体回路を形成したのち、上記の穴内面並びに積
層板全面に無電解銅メッキを施こし、次いで、スルホー
ルメッキに対するマスキングを施し、而るのち、無電解
銅メッキ層を電導路として、上記の穴を銅で電気メッキ
することを特徴とするプリント回路板のスルホール加工
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31562486A JPS63160299A (ja) | 1986-12-23 | 1986-12-23 | プリント回路板のスルホ−ル加工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31562486A JPS63160299A (ja) | 1986-12-23 | 1986-12-23 | プリント回路板のスルホ−ル加工法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160299A true JPS63160299A (ja) | 1988-07-04 |
Family
ID=18067604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31562486A Pending JPS63160299A (ja) | 1986-12-23 | 1986-12-23 | プリント回路板のスルホ−ル加工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160299A (ja) |
-
1986
- 1986-12-23 JP JP31562486A patent/JPS63160299A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733468A (en) | Pattern plating method for fabricating printed circuit boards | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| KR100313611B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JPS63160299A (ja) | プリント回路板のスルホ−ル加工法 | |
| JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JPS62156898A (ja) | スル−ホ−ルプリント配線板の製造方法 | |
| JPS63160298A (ja) | プリント回路板のスルホ−ル加工法 | |
| JPS59147487A (ja) | プリント回路板の製造方法 | |
| JPS6167289A (ja) | プリント配線板の製造方法 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JPS6355998A (ja) | 高密度プリント配線板の製造方法 | |
| JPH03147394A (ja) | 印刷配線板の製造方法 | |
| JPS60208895A (ja) | プリント配線板の製造方法 | |
| JPH0453189A (ja) | 配線板の製造方法 | |
| JPS61253893A (ja) | 回路パタ−ン形成方法 | |
| JPH05175651A (ja) | プリント配線板の製造方法 | |
| JPS613494A (ja) | プリント板製造方法 | |
| JPH11233920A (ja) | プリント配線板とその製造方法 | |
| JPH05299836A (ja) | プリント配線板およびその製造方法 | |
| JPS6242494A (ja) | プリント配線板の製造方法 | |
| JPS62599B2 (ja) | ||
| KR20010047630A (ko) | 홀플러깅 보조판 및 이를 이용한 홀플러깅 방법 | |
| JPS6354800A (ja) | 多層プリント配線板の製造方法 |