JPS63160095A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体記憶装置に関し、゛特にメモリセル
アレイの分割動作を行なう半導体記憶装置の冗長デコー
ダの構成に関するものである。

〔従来の技術〕

第３図は選択的動作を行なう、例えばＩＭビットダイナ
ミックＭＯ５−ＲＡＭの従来例である。

第４図はそのロウデコーダを示し、図において、４０１
はメインデコーダ本体、４０２〜４０５はサブデコーダ
であり、通常、ロウデコーダの場合はワードドライバと
いわれるものである。第５図は冗長ロウデコーダを示し
、図において、５０１は冗長メインデコーダ本体、５０
２〜５０５は冗長サブデコーダ（冗長ワードドライバ）
、５０６は冗長メインデコーダ本体５０１に入るアドレ
ス信号をプログラムすることによって所望のアドレスを
冗長デコーダと置換す息ためのアドレスセレクタである
。また第６図はロウデコーダ（第４図）、冗長ロウデコ
ーダ（第５図）のそれぞれのサブデコーダに入力される
アドレス信号φＷＯ〜φＷ３の発生回路である。ここで
φＷ０〜φＷ３はロウデコーダの場合はワード線駆動信
号という。またφＷはワード線駆動信号の発生タイミン
グを決める信号である。

近年、たとえばダイナミック型ＭＯ３−ＲＡＭ等の高集
積メモリ装置では、その高集積化の進展に伴い、低消費
電力化が望まれている。ダイナミック型ＭＯ３−ＲＡＭ
では、その総消費電流のうち、ビット線の充放電電流が
占める割合が大きい。

そこで、各アクティブサイクルで、入力アドレスに関係
するメモリセルアレイブロックのみを動作させ、他は動
作させないでピッｌ−６ｍ充放を電流を１／２．３／４
等に低減すること（以下、メモリセルアレイの分割動作
と称す）が行なわれている。

第３図に示すように、全メモリセルアレイは、ロウアド
レスＲＡｓ　　（８はアドレスの８ビツト目であること
を表わしている）、コラムアドレスＣＡ３により図のよ
うに分割されている。そして、これにおいて、たとえば
外部ロウアドレス人力ＲＡ＊＝０の場合にはＲＡ、＝１
に対応するブロック（メモリセルアレイ＃３．＃４．＃
７．＃８）は動作が不要であり、これらに対してはワー
ド線駆動信号φＷ０〜φＷ３が活性化されず、このため
、メインデコーダ本体４０１，５０１が活性化されても
サブデコーダ４０２〜４０５および５０２〜５０５は活
性化されない。

また、冗長メインデコーダはアドレスセレクタ５０６の
ふんだけ正規のメインデコーダより大きいので、第３図
のごとく周辺回路部におかれることが多く、冗長デコー
ダ選択線が冗長デコーダの数だけメモリセルの側面に必
要である。

〔発明が解決しようとする問題点〕

従来の冗長メモリセルを有する半導体記憶装置は以上の
ように構成されているので、冗長デコーダ選択線が冗長
デコーダの数だけ必要であり、冗長デコーダの数が増す
とチップサイズが増大するという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、冗長デコーダ数の増大によるチップサイズの
増大を防ぐことができる半導体記憶装置を得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係る半導体記憶装置は、同時には動作状態と
ならない複数のメモリセルアレイブロックの冗長サブデ
コーダと該冗長サブデコーダを制御する複数の冗長メイ
ンデコーダを１本の冗長デコーダ選択線により接続した
ものである。

〔作用〕

この発明においては、同時には動作状態とならない複数
のメモリセルアレイブロックの冗長サブデコーダと冗長
メインデコーダを１本の冗長デコーダ選択線で接続する
ので、冗長デコーダ選択線の数を少なくでき、冗長デコ
ーダ数の増大によるチップサイズの増大を防止ぐことが
できる。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図はこの発明の一実施例による半導体記憶装置であ
るＩＭビットダイナミックＭＯ３−ＲＡＭを示す構成図
であり、第２図は本実施例装置の冗長デコーダを示す回
路図である。第２図において、２０１はＲＡ　ａ　”　
Ｏのブロックの冗長メインデコーダ本体、２０２は冗長
メインデコーダ本体２０１のアドレスセレクタ、２０３
及び２０４は同じ＜ＲＡｌｌ＝１のブロックの冗長メイ
ンデコーダ本体及びアドレスセレクタ、２０５は冗長メ
インデコーダ本体２０１と２０３の出力を多重化するた
めのマルチプレクサ、２２０はマルチプレクサ２０５の
出力に接続した冗長デコーダ選択線である。そして、上
記冗長メインデコーダ本体２０１．２０３．アドレスセ
レクタ２０２，２０４、マルチプレクサ２０５からなる
部分が第１図の冗長メインデコーダＡまたはＢである。

また２０６〜２０９．２１０〜２１３は冗長サブデコー
ダであり、２０６〜２０９は第１図に示す冗長サブデコ
ーグ＃１又は６３．２１０〜２１３は第１回に示す冗長
サブデコーダ＃２又は＃４である。また、φＷｏ０〜φ
ＷＯｆｆは第６図のφＷ０〜φＷ３のＲＡ、＝０に対応
するもの、φＷＩＧ〜φＷ１２は同じくＲＡｓ　＝１に
対応するものである。

次に動作について説明する。

例えばＲＡ　ｓ　”　０の状態で冗長メインデコーダ本
体２０１が選択されると、冗長デコーダ選択線２２０が
活性化される。このとき冗長メインデコーダ本体２０３
は非選択状態である。そして、ＲＡＩｌ＝Ｏであるので
φＷ０゜〜φｗｏ３．　　φＷｌ（１〜φＷＩｆｆのう
ち、活性化されるのはφＷ０゜〜φＷｏ３のうちの１本
の信号線であって、冗長サブデコーダ２１０〜２１３は
選択状態とはならない。

同じ＜　ＲＡｓ　＝　１の状態で冗長メインデコーダ本
体２０３が選択されているときには冗長サブデコーダ２
０６〜２０９は選択状態にはならない。

このように本実施例装置では、冗長メインデコーダ本体
２０１，２０３の出力をマルチプレクサ２０５を介して
１本の冗長デコーダ選択線２２０により対応する冗長サ
ブデコーダ＃１（２０６〜２０９）、＃２　（２１０〜
２１３）に接続したので、従来装置にて２本必要とした
冗長デコーダ選択線を１本とすることができ、チップサ
イズを小さくでき、冗長デコーダ数の増大によるチップ
サイズの増大を防ぐことができる。

なお、上記実施例では、ダイナミックＲＡＭのロウデコ
ーダについて説明したが、本発明はダイナミックＲＡＭ
のコラムデコーダやスタティックＲＡＭに適用してもよ
く、同様の効果を奏する。

〔発明の効果〕

以上のように、この発明の半導体記憶装置によれば、同
時には動作状態とならない複数のメモリセルアレイブロ
ックの冗長サブデコーダと該冗長サブデコーダを制御す
る複数の冗長メインデコーダを１本の冗長デコーダ選択
線により接続したので、チップサイズを小さくでき、冗
長デコーダ数の増大によるチップサイズの増大を防止す
ることができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体記憶装置を示
す構成図、第２図は本実施例装置の冗長メインデコーダ
及び冗長サブデコーダを示す回路図、第３図は従来の半
導体記憶装置を示す構成図、第４図は正規のメインデコ
ーダ及びサブデコーダを示す回路図、第５図は従来の半
導体記憶装置の冗長メインデコーダ及び冗長サブデコー
ダを示す回路図、第６図はサブデコーダに入力されるア
ドレス信号の発生回路を示す回路図である。 図において、２０１．２０３は冗長メインデコーダ本体
、２０５はマルチプレクサ、２０６〜２０９及び２１０
〜２１３が冗長サブデコーダ、２２０は冗長デコーダ選
択線である。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）それぞれが冗長メモリセル部を有する複数のメモ
   リセルアレイブロックと、 各アクティブサイクルで、入力アドレスに関係するメモ
   リセルアレイブロックのみを動作させ、他のブロックを
   非動作とする動作選択手段と、各ブロックにて、不良メ
   モリセルと冗長メモリセルとの置換を行なう冗長サブデ
   コーダと、メモリセルアレイの外側に配置され、該冗長
   サブデコーダを冗長デコーダ選択線を介して制御する冗
   長メインデコーダとを備えた半導体記憶装置において、 同時には動作状態とならない複数のメモリセルアレイブ
   ロックの冗長サブデコーダと該冗長サブデコーダを制御
   する複数の冗長メインデコーダとを１本の冗長デコーダ
   選択線により接続したことを特徴とする半導体記憶装置
   。
2. （２）上記冗長デコーダ選択線は、上記複数の冗長メイ
   ンデコーダ出力が入力される複数入力ＯＲ回路の出力を
   、上記複数の冗長サブデコーダに接続するものであるこ
   とを特徴とする特許請求の範囲第１項記載の半導体記憶
   装置。