JPS63157465A - シヨツトキ・バリア・ダイオ−ド - Google Patents

シヨツトキ・バリア・ダイオ−ド

Info

Publication number
JPS63157465A
JPS63157465A JP30563786A JP30563786A JPS63157465A JP S63157465 A JPS63157465 A JP S63157465A JP 30563786 A JP30563786 A JP 30563786A JP 30563786 A JP30563786 A JP 30563786A JP S63157465 A JPS63157465 A JP S63157465A
Authority
JP
Japan
Prior art keywords
schottky barrier
barrier diode
substrate
silicide layers
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30563786A
Other languages
English (en)
Inventor
Ryohei Shinohara
良平 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP30563786A priority Critical patent/JPS63157465A/ja
Publication of JPS63157465A publication Critical patent/JPS63157465A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素体にショットキ障壁を形成する物質
を接触せしめてなるショットキ・バリア・ダイオードに
間する。
〔従来の技術〕
ショットキ・バリア・ダイオードとしては、障壁金属と
して仕事関数の比較的中位に位置する金属、例えばモリ
ブデンあるいはクロムを真空蒸着によって半導体基板表
面に接触させてショットキ障壁を形成したものが知られ
ている。第2図はそのようなショットキ・バリア・ダイ
オードの断面φ二l  k+◆鳳イー+1−+、  L
l^しIψ\T窮〒し9力キシヤル層2を堆積した半導
体基板の表面にガードリングとして環状のP″N3が形
成され、基板表面上のガードリング層3の内側に位置し
、酸化WA4によって覆われない領域に障壁金属層5が
接触している。金属層5の上面およびサブストレート1
の下面にそれぞれMなどからなる金属!極層6.7が設
けられている。
〔発明が解決しようとする問題点〕
上述の従来のショットキ・バリア・ダイオードでは、半
導体基板表面上に存在する微小欠陥およびリソグラフィ
等の工程において発生するピンホール等によって障壁界
面が不連続となり、不安定な特性が発生するという欠点
があった。
本発明の目的は、上述の欠点を除去し、半導体基板表面
の欠陥に基づく不安定な特性の発生がなく、高歩留りで
製造できるショットキ・バリア・ダイオードを提供する
ことにある。
〔問題点を解決するための手段〕
上述の目的を達成するために、本発明の素子は、半導体
基板の一面上に被着された金属電極と半導体層の間の分
割された領域にそれぞれ異なる金属珪化物層が介在する
ものである。
〔作用〕
金R電極と半導体素体間の分割された領域に介在する金
属珪化物として、仕事関数の異なる複数の金属珪化物を
選び、分割領域の面積比を調整することにより、所定の
特性、例えば順方向特性をもつショットキ・バリア・ダ
イオードを得ることができ、障壁界面が半導体基板内部
に存在するため、基板表面の微小欠陥の影響を受けるこ
とがない。
〔実施例〕
第1図は本発明の一実施例を示し、第2図と共通の部分
には同一の符号が付されている。この場合は、ショット
キ障壁界面はエピタキシャル層2の上でなく、エピタキ
シャル層2の表面に形成された2種類の金属珪化物8.
9との間に存在する。
これらの珪化物層8.9は、エピタキシャル層2の表面
に真空蒸着により所定の面積比で2種類の金属、例えば
T1とMoを被着したのち、熱処理を行うことによって
形成される0次いでその上に金属電極6を蒸着により形
成する。
〔発明の効果〕
本発明によれば、ショットキ障壁を半導体基板の表面に
形成された複数種類の金属珪化物層と半導体の間に形成
するので、金属珪化物として仕事関数に差のあるものを
選び、それぞれの障壁面積を調整すれば、得られるショ
ットキ・バリア・ダイオードの特性を任意に制御するこ
とができる。
そして、ショットキ障壁が基板内部に存在するので、基
板表面の微小欠陥の影響を受けないことになる結果、特
性安定なショットキ・バリア・ダイオードが高い製造歩
留りで得られる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図は従来のシ
ョットキ・バリア・ダイオードの断面図である。 1:N“サブストレート、2:Nエピタキシャル層、6
:電極金属、8.9:金属珪化物層。

Claims (1)

    【特許請求の範囲】
  1. 1)半導体基板上の一面に被着された金属電極と半導体
    層の間の分割された領域にそれぞれ異なる金属珪化物層
    が介在することを特徴とするショットキ・バリア・ダイ
    オード。
JP30563786A 1986-12-22 1986-12-22 シヨツトキ・バリア・ダイオ−ド Pending JPS63157465A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30563786A JPS63157465A (ja) 1986-12-22 1986-12-22 シヨツトキ・バリア・ダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30563786A JPS63157465A (ja) 1986-12-22 1986-12-22 シヨツトキ・バリア・ダイオ−ド

Publications (1)

Publication Number Publication Date
JPS63157465A true JPS63157465A (ja) 1988-06-30

Family

ID=17947526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30563786A Pending JPS63157465A (ja) 1986-12-22 1986-12-22 シヨツトキ・バリア・ダイオ−ド

Country Status (1)

Country Link
JP (1) JPS63157465A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217657B2 (en) 2002-02-28 2007-05-15 Advanced Micro Devices, Inc. Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
US7226859B2 (en) 2002-02-28 2007-06-05 Advanced Micro Devices, Inc. Method of forming different silicide portions on different silicon-containing regions in a semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217657B2 (en) 2002-02-28 2007-05-15 Advanced Micro Devices, Inc. Semiconductor device having different metal silicide portions and method for fabricating the semiconductor device
US7226859B2 (en) 2002-02-28 2007-06-05 Advanced Micro Devices, Inc. Method of forming different silicide portions on different silicon-containing regions in a semiconductor device
DE10208728B4 (de) * 2002-02-28 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen

Similar Documents

Publication Publication Date Title
US3237271A (en) Method of fabricating semiconductor devices
JPS63157465A (ja) シヨツトキ・バリア・ダイオ−ド
US6124146A (en) Resistless device fabrication method
JPH10125936A (ja) ショットキーバリア半導体装置およびその製法
JPS5834980A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPH1084120A (ja) 半導体装置
JPS58105577A (ja) 半導体素子の製造方法
US4888301A (en) Method for generating a sunken oxide
JPH01165126A (ja) 半導体装置の製造方法
JPS62193280A (ja) シヨツトキ−バリアダイオ−ド
JPS5842631B2 (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPS60105263A (ja) 半導体装置
CN114496764A (zh) 一种半导体器件及其制备方法
JP2611434B2 (ja) ショットキーバリアダイオードの製造方法
JPS6132421A (ja) 半導体装置の製造方法
JPH0464231A (ja) 半導体装置の製造方法
JPS61177780A (ja) 半導体装置の製造方法
JPH01296667A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS5950107B2 (ja) 半導体装置
JPH01256169A (ja) 半導体装置
JPS5873165A (ja) シヨツトキゲ−ト電界効果トランジスタ及びその製造方法
JPH01145856A (ja) 化合物半導体用電極
JPH0499335A (ja) 電界効果トランジスタの製造方法
JPH01125983A (ja) 半導体装置の製造方法
JPS60170933A (ja) 半導体装置の製造方法