JPS63156366A - 定電流半導体装置 - Google Patents
定電流半導体装置Info
- Publication number
- JPS63156366A JPS63156366A JP61302865A JP30286586A JPS63156366A JP S63156366 A JPS63156366 A JP S63156366A JP 61302865 A JP61302865 A JP 61302865A JP 30286586 A JP30286586 A JP 30286586A JP S63156366 A JPS63156366 A JP S63156366A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- active layer
- anode
- semiconductor device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000000694 effects Effects 0.000 claims abstract description 6
- 230000007704 transition Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 3
- 238000009738 saturating Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 13
- 239000007787 solid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005274 electronic transitions Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、定電流半導体装置に於いて、ヘテロ接合をな
す異種半導体層を適宜に選択して谷間の電子遷移効果を
促進或いは抑制することに依り、電流飽和電圧を変更で
きるようにした。
す異種半導体層を適宜に選択して谷間の電子遷移効果を
促進或いは抑制することに依り、電流飽和電圧を変更で
きるようにした。
本発明は、定電流ダイオードのような電流リミッタとし
て用いることができる定電流半導体装置に関する。
て用いることができる定電流半導体装置に関する。
第９図はツーレーグ（Ｚｕｌｅｅｇ）に依って報告され
た電流リミッタの要部切断側面図を表している（ＩＥＥ
Ｅ、ＥＤＬ−１漱１１．ｐ、２３４、 １９８０）
。
た電流リミッタの要部切断側面図を表している（ＩＥＥ
Ｅ、ＥＤＬ−１漱１１．ｐ、２３４、 １９８０）
。
図に於いて、
１はカソード電極、
２はｎ＋型ＧａＡｓカソード側コンタクト層、３はｎ型
ＧａＡＳ活性層、 ４はｎ＋型ＧａＡｓアノード側コンタクト層、５はアノ
ード電極 をそれぞれ示している。
ＧａＡＳ活性層、 ４はｎ＋型ＧａＡｓアノード側コンタクト層、５はアノ
ード電極 をそれぞれ示している。
前記ツーレーグに依る電流リミッタでは、活性層３の厚
さが０．５〔μｍ〕程度であって、極めて薄くなってい
ることから、電子ｑｅが活性層３中を格子振動や不純物
散乱を受けずに走行することが可能となり、所謂、パリ
スティックな輸送が実現され、また、この場合、印加電
圧の殆ど全てが電子ｑｅの運動エネルギεに変換される
為、印加電圧がΔＥＧＡＡＳ／ ｅ （ｅ ：電子の電
荷の絶対値）付近で電子遷移を生じ、電流が飽和するも
のである。
さが０．５〔μｍ〕程度であって、極めて薄くなってい
ることから、電子ｑｅが活性層３中を格子振動や不純物
散乱を受けずに走行することが可能となり、所謂、パリ
スティックな輸送が実現され、また、この場合、印加電
圧の殆ど全てが電子ｑｅの運動エネルギεに変換される
為、印加電圧がΔＥＧＡＡＳ／ ｅ （ｅ ：電子の電
荷の絶対値）付近で電子遷移を生じ、電流が飽和するも
のである。
第１０図（Ａ）乃至（Ｃ）は第９図に示した電流リミッ
タの動作を説明する為のエネルギ・バンド・ダイヤグラ
ムを表し、第９図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
タの動作を説明する為のエネルギ・バンド・ダイヤグラ
ムを表し、第９図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
図に於いて、ＥＣＧはコンダクション・バンドのｒ谷、
］Ｅｃｔはコンダクション・バンドのＬ谷、ΔＥＧＡＡ
ｓはＧａＡｓ層に於ける谷間エネルギ差、ｑｅは電子、
εは電子の運動エネルギ、Ｖａｔ及びＶＡ２はアノード
電圧をそれぞれ示している。
］Ｅｃｔはコンダクション・バンドのＬ谷、ΔＥＧＡＡ
ｓはＧａＡｓ層に於ける谷間エネルギ差、ｑｅは電子、
εは電子の運動エネルギ、Ｖａｔ及びＶＡ２はアノード
電圧をそれぞれ示している。
第１０図（Ａ）は電流リミッタに電圧が印加されていな
い状態のエネルギ・バンド・ダイヤグラムを表していて
、コンダクション・バンドに於ける下の谷はｒ谷Ｅｃｃ
であり、上の谷がＬ谷ＥｃＬであって、そのエネルギ差
ΔＥ０□、は約０．３’Ｃｅ■〕を示し、この場合、キ
ャリヤである電子ｑｅは最もエネルギが低いｒ谷ＩＥｃ
ｃに存在している。
い状態のエネルギ・バンド・ダイヤグラムを表していて
、コンダクション・バンドに於ける下の谷はｒ谷Ｅｃｃ
であり、上の谷がＬ谷ＥｃＬであって、そのエネルギ差
ΔＥ０□、は約０．３’Ｃｅ■〕を示し、この場合、キ
ャリヤである電子ｑｅは最もエネルギが低いｒ谷ＩＥｃ
ｃに存在している。
第１０図（Ｂ）は電流リミッタに電圧が印加された状態
のエネルギ・バンド・ダイヤグラムを表していて、電流
飽和電圧をＶ、とすると、■＾１≦ＶＰ の状態であり、電子ｑｅのエネルギは増加しているが、
この印加電圧の範囲では、そのエネルギがΔＥＧＡＡｓ
を越えるものはなく、全ての電子はｒ谷ＥＣＧ内に存在
している。
のエネルギ・バンド・ダイヤグラムを表していて、電流
飽和電圧をＶ、とすると、■＾１≦ＶＰ の状態であり、電子ｑｅのエネルギは増加しているが、
この印加電圧の範囲では、そのエネルギがΔＥＧＡＡｓ
を越えるものはなく、全ての電子はｒ谷ＥＣＧ内に存在
している。
第１０図（Ｃ）も電流リミッタに電圧が印加された状態
のエネルギ・バンド・ダイヤグラムを表していて、 Ｖａｔ≧ＶＰ の状態である。このように活性層が短いと電子は″弾道
的輸送現象を示し、電子は印加電圧相当分のエネルギを
得ることができ、ΔＥ、ＡＡ、を越え、従って、完全に
Ｌ谷ＥｃＬへ遷移している。Ｌ谷ＥｃＬ内では、電子ｑ
ｅの有効質量ｍ Ｅ、ＦＬは約０．３５ｍｅ （ｍ６
：電子の真空中での静止質量）であって、ｒ谷ＥＣ
Ｇに於けるそれが約０．０７ｍｏであるのと比較して５
倍も大きくなり、しかも、Ｌ谷ＥＣＬ内ではｒ谷ＥＣｆ
ｉ内に比較して電子ｑｅが受ける散乱の頻度も多いから
、電子ｑｅの速度はＬ谷ＥＣＬ内に入ると急激に低下す
る。そして、これ等の電子ｑｅは蓄積層を形成し、それ
以上にアノード電圧を増加しても、その蓄積層に印加電
圧が消費されるだけで、電流値の増加はなく、所謂、電
子速度の飽和に起因する電流飽和が発生する。
のエネルギ・バンド・ダイヤグラムを表していて、 Ｖａｔ≧ＶＰ の状態である。このように活性層が短いと電子は″弾道
的輸送現象を示し、電子は印加電圧相当分のエネルギを
得ることができ、ΔＥ、ＡＡ、を越え、従って、完全に
Ｌ谷ＥｃＬへ遷移している。Ｌ谷ＥｃＬ内では、電子ｑ
ｅの有効質量ｍ Ｅ、ＦＬは約０．３５ｍｅ （ｍ６
：電子の真空中での静止質量）であって、ｒ谷ＥＣ
Ｇに於けるそれが約０．０７ｍｏであるのと比較して５
倍も大きくなり、しかも、Ｌ谷ＥＣＬ内ではｒ谷ＥＣｆ
ｉ内に比較して電子ｑｅが受ける散乱の頻度も多いから
、電子ｑｅの速度はＬ谷ＥＣＬ内に入ると急激に低下す
る。そして、これ等の電子ｑｅは蓄積層を形成し、それ
以上にアノード電圧を増加しても、その蓄積層に印加電
圧が消費されるだけで、電流値の増加はなく、所謂、電
子速度の飽和に起因する電流飽和が発生する。
第１１図は電流飽和が発生することを説明する為のアノ
ード電圧ｖＡ対アノード電流１ｍの関係を表す線図であ
り、第１０図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
ード電圧ｖＡ対アノード電流１ｍの関係を表す線図であ
り、第１０図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
図では、横軸にアノード電圧■、を、縦軸にアノード電
流ＩＡをそれぞれ採ってあり、実線の特性線Ｚは第１図
及び第２図について説明した従来例のそれを示している
。
流ＩＡをそれぞれ採ってあり、実線の特性線Ｚは第１図
及び第２図について説明した従来例のそれを示している
。
第９図乃至第１１図を参照して説明した従来の電流リミ
ッタに於いては、電流飽和電圧ＶＰがΔＥ ＧＡＡ３に
起因することから固定化され、任意に設定することは不
可能である。 一般に、この種の電流リミッタは、諸回
路に過大な電流が流れる場合の保護として用いられるも
のであるから、その回路に最適化された動作条件を有す
ることが必要になるが、前記従来の電流リミッタは、そ
の性能上、ごく限られた範囲でしか役に立たない。
ッタに於いては、電流飽和電圧ＶＰがΔＥ ＧＡＡ３に
起因することから固定化され、任意に設定することは不
可能である。 一般に、この種の電流リミッタは、諸回
路に過大な電流が流れる場合の保護として用いられるも
のであるから、その回路に最適化された動作条件を有す
ることが必要になるが、前記従来の電流リミッタは、そ
の性能上、ごく限られた範囲でしか役に立たない。
従来、通常の電流リミッタとしてはトランジスタが多用
されているので、これをダイオードで実現できれば、回
路の簡素化並びに低価格化の面で極めて有利となり、若
し、前記説明したような電流リミッタの特性を任意に変
更して設計することが可能になると、その応用範囲は飛
躍的に拡大され、初めて実用の域に達することになる。
されているので、これをダイオードで実現できれば、回
路の簡素化並びに低価格化の面で極めて有利となり、若
し、前記説明したような電流リミッタの特性を任意に変
更して設計することが可能になると、その応用範囲は飛
躍的に拡大され、初めて実用の域に達することになる。
また、近年、化合物半導体層を縦方向に積層した能動素
子であるＲＢＴ （ｒｅｓｏｎａｎｔ−ｔｕｎｎｅｌｉ
ｎｇ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓ ｔｏｒ）
、ＲＨＥＴ （ｒｅｓｏｎａｎｔ−ｔｕｎｎｅｌｉｎ
ｇ、ｈｏｔ ｅｌｅｃｔｒｏｎｔｒａｎｓｉｓｔｏｒ
）、ＨＥＭＴ（ｈｉｇｈｅｌｅｃｔｒｏｎ ｍｏ
ｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）などが実
現されているので、それ等で構成された回路中に、同じ
く、化合物半導体層を縦方向に積層した構成を備えてい
る前記のような半導体装置を組み入れ、その保護を行う
には好適と考えられる。
子であるＲＢＴ （ｒｅｓｏｎａｎｔ−ｔｕｎｎｅｌｉ
ｎｇ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓ ｔｏｒ）
、ＲＨＥＴ （ｒｅｓｏｎａｎｔ−ｔｕｎｎｅｌｉｎ
ｇ、ｈｏｔ ｅｌｅｃｔｒｏｎｔｒａｎｓｉｓｔｏｒ
）、ＨＥＭＴ（ｈｉｇｈｅｌｅｃｔｒｏｎ ｍｏ
ｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）などが実
現されているので、それ等で構成された回路中に、同じ
く、化合物半導体層を縦方向に積層した構成を備えてい
る前記のような半導体装置を組み入れ、その保護を行う
には好適と考えられる。
本発明は第９図乃至第１１図について説明したような半
導体装置の電流飽和電圧■、を広い範囲に亙って任意に
設定できる技術を開示する。
導体装置の電流飽和電圧■、を広い範囲に亙って任意に
設定できる技術を開示する。
本発明に依る定電流半導体装置に於いては、谷間電子遷
移効果が制御されたヘテロ接合をなす異種半導体層から
なる活性層（例えばＧａＡｓ活性層１３及びＡｆＧａＡ
ｓ活性層１４）を備えた構成になっている。
移効果が制御されたヘテロ接合をなす異種半導体層から
なる活性層（例えばＧａＡｓ活性層１３及びＡｆＧａＡ
ｓ活性層１４）を備えた構成になっている。
前記手段を採ると、電流リミッタとしての特性をかなり
の範囲に亙って任意に変更することができるので、その
応用範囲は飛躍的に拡大され、構成上からして、ＲＢＴ
など開発が進展しつつある超高速半導体装置の回路に組
み込むのに好適である。
の範囲に亙って任意に変更することができるので、その
応用範囲は飛躍的に拡大され、構成上からして、ＲＢＴ
など開発が進展しつつある超高速半導体装置の回路に組
み込むのに好適である。
第１図は本発明一実施例の要部切断側面図を表している
。
。
図に於いて、１１はカソード電極、１２はｎ＋型ＧａＡ
ｓカソード側コンタクト層、１３はｎ型ＧａＡｓ活性層
、１４はｎ型Ａｊｌ！ＧａＡｓ活性層、１５はｎ＋型Ａ
ｌＧａＡｓアノード側コンタクト層、１６はアノード電
極をそれぞれ示している。
ｓカソード側コンタクト層、１３はｎ型ＧａＡｓ活性層
、１４はｎ型Ａｊｌ！ＧａＡｓ活性層、１５はｎ＋型Ａ
ｌＧａＡｓアノード側コンタクト層、１６はアノード電
極をそれぞれ示している。
第２図（Ａ）及び（Ｂ）は第１図に示した実施例の動作
を説明する為のエネルギ・バンド・ダイヤグラムを表し
、第１図並びに第１０図（Ａ）乃至（Ｃ）に於いて用い
た記号と同記号は同部分を示すか或いは同じ意味を持つ
ものとする。
を説明する為のエネルギ・バンド・ダイヤグラムを表し
、第１図並びに第１０図（Ａ）乃至（Ｃ）に於いて用い
た記号と同記号は同部分を示すか或いは同じ意味を持つ
ものとする。
図に於いて、ΔＥ Ａ１１ＡＡ３はＡ７！ＧａＡｓ層に
於ける谷間エネルギ差、ｖＡはアノード電圧をそれぞれ
示している。
於ける谷間エネルギ差、ｖＡはアノード電圧をそれぞれ
示している。
第２図（Ａ）は半導体装置に電圧が印加されていない状
態、即ち、アノード電圧■４＝０である場合のエネルギ
・バンド・ダイヤグラムを表し、また、第２図（Ｂ）は
半導体装置に電圧が印加された状態、即ち、アノード電
圧ＶＡ≧ΔＥ ＡＬＧＡＡＳ／ｅである場合のエネルギ
・バンド・ダイヤグラムを表している。
態、即ち、アノード電圧■４＝０である場合のエネルギ
・バンド・ダイヤグラムを表し、また、第２図（Ｂ）は
半導体装置に電圧が印加された状態、即ち、アノード電
圧ＶＡ≧ΔＥ ＡＬＧＡＡＳ／ｅである場合のエネルギ
・バンド・ダイヤグラムを表している。
本実施例では、ｎ型Ａｊ２ＧａＡｓ活性層１４に於ける
Ａ／の組成をΔＥ Ａ１１ＡＡ３ ＜ΔＥ （ｉＡＡｓ
となるような値に選択することで、低い印加電圧でも電
子ｑｅがｒ谷ＥｃＧからＬ谷ＥｃＬに遷移することがで
きる。
Ａ／の組成をΔＥ Ａ１１ＡＡ３ ＜ΔＥ （ｉＡＡｓ
となるような値に選択することで、低い印加電圧でも電
子ｑｅがｒ谷ＥｃＧからＬ谷ＥｃＬに遷移することがで
きる。
第３図は第１図及び第２図に関して説明した実施例のア
ノード電圧Ｖ４対アノード電流！、の関係を表す線図で
あり、第２図及び第１１図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとする。
ノード電圧Ｖ４対アノード電流！、の関係を表す線図で
あり、第２図及び第１１図に於いて用いた記号と同記号
は同部分を示すか或いは同じ意味を持つものとする。
図では、横軸にアノード電圧■、を、縦軸にアノード電
流■、をそれぞれ採ってあり、実線の特性線ＵＡＩは本
実施例を、一点鎖線の特性線Ｚは従来例をそれぞれ示し
ている。
流■、をそれぞれ採ってあり、実線の特性線ＵＡＩは本
実施例を、一点鎖線の特性線Ｚは従来例をそれぞれ示し
ている。
図から判るように、本実施例では、従来例に比較すると
、低いアノード電圧で定電流特性を示している。
、低いアノード電圧で定電流特性を示している。
第４図は第１図に見られる実施例に於けるｎ型Ａ６Ｇａ
Ａｓ活性層１４に含まれるＡｌの割合を連続的に変化さ
せ、ΔＥＡＬＧＡＡＳを実空間で変化させた実施例を説
明するもので、（Ａ）はエネルギ・バンド・ダイヤグラ
ム、（Ｂ）はＡｌの組成であるＸ値の変化を示す線図で
あり、第１図乃至第３図に於いて用いた記号と同記号は
同部分を示すか或いは同じ意味を持つものとする。
Ａｓ活性層１４に含まれるＡｌの割合を連続的に変化さ
せ、ΔＥＡＬＧＡＡＳを実空間で変化させた実施例を説
明するもので、（Ａ）はエネルギ・バンド・ダイヤグラ
ム、（Ｂ）はＡｌの組成であるＸ値の変化を示す線図で
あり、第１図乃至第３図に於いて用いた記号と同記号は
同部分を示すか或いは同じ意味を持つものとする。
図に於いて、１４′はｎ型Ａ６ＧａＡｓグレーデッド活
性層を示している。
性層を示している。
このグレーデッド・ヘテロ接合を有する実施例では、Ａ
７！ （Ｘ値）＃０．４に於いて、実質的にΔＥＡＬＧ
ＡＡｓ＃０にすることが可能である。
７！ （Ｘ値）＃０．４に於いて、実質的にΔＥＡＬＧ
ＡＡｓ＃０にすることが可能である。
第５図は第４図に関して説明した実施例を具体化した要
部切断側面図を表し、第１図乃至第４図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
部切断側面図を表し、第１図乃至第４図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
この実施例に於ける各部分の主要データを例示すると次
の通りである。
の通りである。
（１） カソード電極１１について
材料： Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ ｕ厚さ
：１０００（人）／２００（人〕 １５００（人〕 （２） カソード側コンタクト層１２について厚さ：
３０００ （人〕 不純物：Ｓｉ 不純物濃度： Ｉ Ｘ １０１８ （Ｃｍ−３）（３
）活性層１３について 厚さ：ｔｏｏｏ［人］ 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０１６ ［ｃｍ−３３（４）
活性層１４’について Ｘ値二〇〜０．４ 厚さ＝ｌＯ００〔人〕 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０１６（ｃｍ−”）（５）ア
ノード側コンタクトＪ’ｉ１５についてＸ値：活性層１
４′と同じ 厚さ：３０００ （人〕 不純物：Ｓｉ 不純物濃度＝１×１０＋８〔ＣＩ！１−３〕尚、活性層
１３の厚さ十活性層１４’の厚さ≦０．５ 〔μｍ〕と
することが好ましい。
：１０００（人）／２００（人〕 １５００（人〕 （２） カソード側コンタクト層１２について厚さ：
３０００ （人〕 不純物：Ｓｉ 不純物濃度： Ｉ Ｘ １０１８ （Ｃｍ−３）（３
）活性層１３について 厚さ：ｔｏｏｏ［人］ 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０１６ ［ｃｍ−３３（４）
活性層１４’について Ｘ値二〇〜０．４ 厚さ＝ｌＯ００〔人〕 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０１６（ｃｍ−”）（５）ア
ノード側コンタクトＪ’ｉ１５についてＸ値：活性層１
４′と同じ 厚さ：３０００ （人〕 不純物：Ｓｉ 不純物濃度＝１×１０＋８〔ＣＩ！１−３〕尚、活性層
１３の厚さ十活性層１４’の厚さ≦０．５ 〔μｍ〕と
することが好ましい。
（６）アノード電極１６について
材料： Ａ ｕ Ｇ ｅ ／ Ｎ ｉ ／ Ａ ｕ厚さ
：１０００（人）／２００（人〕 １５００（人〕 第６図は第４図及び第５図に関して説明した実施例のア
ノード電圧■、対アノード電流■、の関係を表す線図で
あり、第３図乃至第５図に於いて用いた記号と同記号は
同部分を示すか或いは同じ意味を持つものとする。
：１０００（人）／２００（人〕 １５００（人〕 第６図は第４図及び第５図に関して説明した実施例のア
ノード電圧■、対アノード電流■、の関係を表す線図で
あり、第３図乃至第５図に於いて用いた記号と同記号は
同部分を示すか或いは同じ意味を持つものとする。
図では、横軸にアノード電圧■、を、縦軸にアノード電
流■。をそれぞれ採ってあり、実線の特性線ＵＡ２及び
ＵＡ３は本実施例を示している。
流■。をそれぞれ採ってあり、実線の特性線ＵＡ２及び
ＵＡ３は本実施例を示している。
図示の特性ｖＡＵ Ａ ２及びＵＡ３はＸ値を変えるこ
とで得たものであるが、このような手段に依存すること
なく、特性を変えることも可能である。
とで得たものであるが、このような手段に依存すること
なく、特性を変えることも可能である。
さて、前記諸実施例に於いては、ヘテロ接合を構成する
材料としてＧ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ Ａ
ｓを用いているが、これに限らず、エネルギ・バンド・
ギャップが同様な関係にある異種半導体を用いれば電流
飽和電圧■、を変えることができる。
材料としてＧ ａ Ａ ｓ ／ Ａ Ｉ Ｇ ａ Ａ
ｓを用いているが、これに限らず、エネルギ・バンド・
ギャップが同様な関係にある異種半導体を用いれば電流
飽和電圧■、を変えることができる。
第７図はＧａＡｓ／ＩｎＧａＰを用いた実施例のエネル
ギ・バンド・ダイヤグラムを表し、第１図乃至第６図に
於いて用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
ギ・バンド・ダイヤグラムを表し、第１図乃至第６図に
於いて用いた記号と同記号は同部分を示すか或いは同じ
意味を持つものとする。
図に於いて、１７はｎ型１ｎＧａＰ活性層、１８はｎ＋
型１ ｎＧａ Ｐ７ノード側コンタクト層をそれぞれ示
している。
型１ ｎＧａ Ｐ７ノード側コンタクト層をそれぞれ示
している。
この実施例に於ける新たな半導体層の主要データを例示
すると次の通りである。
すると次の通りである。
（１１活性層１７について
厚さ：１０００（人〕
不純物：Ｓｉ
不純物濃度： ５ Ｘ １０ Ｉ６（ｃｍ−’）（２）
アノード側コンタクト層１８について厚さ：１００
０（人〕 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０” （ｃｍ−’）第８図は
第７図に関して説明した実施例のアノード電圧ＶＡ対ア
ノード電流■４の関係を表す線図であり、第３図乃至第
７図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
アノード側コンタクト層１８について厚さ：１００
０（人〕 不純物：Ｓｉ 不純物濃度： ５ Ｘ １０” （ｃｍ−’）第８図は
第７図に関して説明した実施例のアノード電圧ＶＡ対ア
ノード電流■４の関係を表す線図であり、第３図乃至第
７図に於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
図では、横軸にアノード電圧■、を縦軸にアノード電流
ｌＡをそれぞれ採ってあり、実線の特性線ＵＡ４は本実
施例を示している。
ｌＡをそれぞれ採ってあり、実線の特性線ＵＡ４は本実
施例を示している。
図から判るように、本実施例では、従来例に比較すると
、高いアノード電圧で定電流特性を示している。
、高いアノード電圧で定電流特性を示している。
本発明は、前記説明したものの外、多くの改変を行うこ
とができ、例えば、第１図の実施例に於いては、カソー
ド側、即ち、ＧａＡｓ側を負極性とし、アノード側、即
ち、ＡｆＧａＡｓ側を正極性としたが、これ等の極性は
逆にすれば特性線ＵＡ４と類似の作用を行わせること友
でき、また、設計を異にする２種類の半導体装置を逆直
列に接続して両方向に定電流特性をもたせることも可能
である。
とができ、例えば、第１図の実施例に於いては、カソー
ド側、即ち、ＧａＡｓ側を負極性とし、アノード側、即
ち、ＡｆＧａＡｓ側を正極性としたが、これ等の極性は
逆にすれば特性線ＵＡ４と類似の作用を行わせること友
でき、また、設計を異にする２種類の半導体装置を逆直
列に接続して両方向に定電流特性をもたせることも可能
である。
本発明に依る定電流半導体装置に於いては、ヘテロ接合
をなす異種半導体層を適宜に選択して谷間の電子遷移効
果を促進或いは抑制する構成になっている。
をなす異種半導体層を適宜に選択して谷間の電子遷移効
果を促進或いは抑制する構成になっている。
前記構成を採ると、電流リミッタとしての特性をかなり
の範囲に亙って任意に変更することができるので、その
応用範囲は飛躍的に拡大され、構成上からして、ＲＢＴ
など開発が進展しつつある超高速半導体装置の回路に組
み込むのに好適である。
の範囲に亙って任意に変更することができるので、その
応用範囲は飛躍的に拡大され、構成上からして、ＲＢＴ
など開発が進展しつつある超高速半導体装置の回路に組
み込むのに好適である。
４ 図面のＦＪｉ４−な説明
第１図は本発明一実施例の要部切断側面図、第２図（Ａ
）及び（Ｂ）は第１図に見られる実施例の動作を説明す
るエネルギ・バンド・ダイヤグラム、第３図は第１図に
見られる実施例のアノード電圧対アノード電流の関係を
説明する線図、第４図（Ａ）及び（Ｂ）は活性層のＡ７
！組成をグレーデッドにした場合のエネルギ・バンド・
ダイヤグラム及びＸ値の変化を説明する線図、第５図は
第４図に見られる実施例を具体化した装置の要部切断側
面図、第６図は第４図及び第５図に示した実施例のアノ
ード電圧対アノード電流の関係を説明する線図、第７図
はＧ ａ Ａ ｓ ／ Ｉ ｎ Ｇ ａ Ｐからなるヘ
テロ接合を用いた実施例のエネルギ・ハンド・ダイヤグ
ラム、第８図は第７図に見られる実施例に於けるアノー
ド電圧対アノード電流の関係を説明する線図、第９図は
従来例の要部切断側面図、第１０図（Ａ）乃至（Ｃ）は
第９図に示した従来例の動作を説明する為のエネルギ・
バンド・ダイヤグラム、第１１図は第９図に示した従来
例で電流飽和が発生することを説明する為のアノード電
圧■、対アノード電流■あの線図をそれぞれ表している
。
）及び（Ｂ）は第１図に見られる実施例の動作を説明す
るエネルギ・バンド・ダイヤグラム、第３図は第１図に
見られる実施例のアノード電圧対アノード電流の関係を
説明する線図、第４図（Ａ）及び（Ｂ）は活性層のＡ７
！組成をグレーデッドにした場合のエネルギ・バンド・
ダイヤグラム及びＸ値の変化を説明する線図、第５図は
第４図に見られる実施例を具体化した装置の要部切断側
面図、第６図は第４図及び第５図に示した実施例のアノ
ード電圧対アノード電流の関係を説明する線図、第７図
はＧ ａ Ａ ｓ ／ Ｉ ｎ Ｇ ａ Ｐからなるヘ
テロ接合を用いた実施例のエネルギ・ハンド・ダイヤグ
ラム、第８図は第７図に見られる実施例に於けるアノー
ド電圧対アノード電流の関係を説明する線図、第９図は
従来例の要部切断側面図、第１０図（Ａ）乃至（Ｃ）は
第９図に示した従来例の動作を説明する為のエネルギ・
バンド・ダイヤグラム、第１１図は第９図に示した従来
例で電流飽和が発生することを説明する為のアノード電
圧■、対アノード電流■あの線図をそれぞれ表している
。
図に於いて、１１はカソード電極、１２はｎ１型ＧａＡ
ｓ力ソード側コンタクト層、１３はｎ型ＧａＡｓ活性層
、Ｉ４はｎ型ＡＩ！ＧａＡｓ活性層、１５はｎ＋型Ａｊ
！ＧａＡｓアノード側コンタクト層、１６はアノード電
極をそれぞれ示している。
ｓ力ソード側コンタクト層、１３はｎ型ＧａＡｓ活性層
、Ｉ４はｎ型ＡＩ！ＧａＡｓ活性層、１５はｎ＋型Ａｊ
！ＧａＡｓアノード側コンタクト層、１６はアノード電
極をそれぞれ示している。
特許出願人 富士通株式会社
代理人弁理士 拍 谷 昭 司
代理人弁理士 渡 邊 弘 −
第１図
＝
実施例の動作を説明するエネルキ゛−パンＨダイヤグラ
ム第２図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第３図 、＋＋０．ノ １ （Ａ）１ ＼、 第５図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第６図 アノード電圧対アノード電流の関係を表わす線図第８図 従来例の要部切断側面図 第９図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第１１
図 Ｉ−−Ｉ崗− く ω″−，ノ
〜、Ｉ米
ム第２図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第３図 、＋＋０．ノ １ （Ａ）１ ＼、 第５図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第６図 アノード電圧対アノード電流の関係を表わす線図第８図 従来例の要部切断側面図 第９図 ■Ａ アノード電圧対アノード電流の関係を表わす線図第１１
図 Ｉ−−Ｉ崗− く ω″−，ノ
〜、Ｉ米
Claims (1)
- 谷間電子遷移効果が制御されたヘテロ接合をなす異種
半導体層からなる活性層を備えてなることを特徴とする
定電流半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302865A JPH07120807B2 (ja) | 1986-12-20 | 1986-12-20 | 定電流半導体装置 |
| EP87402927A EP0272985B1 (en) | 1986-12-20 | 1987-12-18 | Constant current semiconductor device |
| DE87402927T DE3787517T2 (de) | 1986-12-20 | 1987-12-18 | Halbleiteranordnung mit konstantem Strom. |
| US07/397,339 US4914489A (en) | 1986-12-20 | 1989-08-24 | Constant current semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61302865A JPH07120807B2 (ja) | 1986-12-20 | 1986-12-20 | 定電流半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63156366A true JPS63156366A (ja) | 1988-06-29 |
| JPH07120807B2 JPH07120807B2 (ja) | 1995-12-20 |
Family
ID=17914027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61302865A Expired - Fee Related JPH07120807B2 (ja) | 1986-12-20 | 1986-12-20 | 定電流半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4914489A (ja) |
| EP (1) | EP0272985B1 (ja) |
| JP (1) | JPH07120807B2 (ja) |
| DE (1) | DE3787517T2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298438A (en) * | 1992-08-31 | 1994-03-29 | Texas Instruments Incorporated | Method of reducing extrinsic base-collector capacitance in bipolar transistors |
| JPH0815214B2 (ja) * | 1993-03-12 | 1996-02-14 | 日本電気株式会社 | 量子細線構造 |
| JP3578381B2 (ja) * | 1998-03-25 | 2004-10-20 | シャープ株式会社 | ガンダイオード |
| US20030015708A1 (en) * | 2001-07-23 | 2003-01-23 | Primit Parikh | Gallium nitride based diodes with low forward voltage and low reverse current operation |
| DE10261238A1 (de) * | 2002-12-20 | 2004-07-15 | Forschungszentrum Jülich GmbH | Schichtenfolge |
| US7534633B2 (en) | 2004-07-02 | 2009-05-19 | Cree, Inc. | LED with substrate modifications for enhanced light extraction and method of making same |
| US7769066B2 (en) | 2006-11-15 | 2010-08-03 | Cree, Inc. | Laser diode and method for fabricating same |
| US7834367B2 (en) | 2007-01-19 | 2010-11-16 | Cree, Inc. | Low voltage diode with reduced parasitic resistance and method for fabricating |
| DE102007007159B4 (de) * | 2007-02-09 | 2009-09-03 | Technische Universität Darmstadt | Gunn-Diode |
| US8519437B2 (en) | 2007-09-14 | 2013-08-27 | Cree, Inc. | Polarization doping in nitride based diodes |
| US20090072269A1 (en) * | 2007-09-17 | 2009-03-19 | Chang Soo Suh | Gallium nitride diodes and integrated components |
| US7915643B2 (en) | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US9012937B2 (en) | 2007-10-10 | 2015-04-21 | Cree, Inc. | Multiple conversion material light emitting diode package and method of fabricating same |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US9287469B2 (en) * | 2008-05-02 | 2016-03-15 | Cree, Inc. | Encapsulation for phosphor-converted white light emitting diode |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US7898004B2 (en) | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| US8415692B2 (en) | 2009-07-06 | 2013-04-09 | Cree, Inc. | LED packages with scattering particle regions |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| US8536615B1 (en) | 2009-12-16 | 2013-09-17 | Cree, Inc. | Semiconductor device structures with modulated and delta doping and related methods |
| US8604461B2 (en) * | 2009-12-16 | 2013-12-10 | Cree, Inc. | Semiconductor device structures with modulated doping and related methods |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8772842B2 (en) | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| CN103503099B (zh) * | 2011-12-28 | 2017-09-15 | 松下电器产业株式会社 | 光电元件 |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| US9093366B2 (en) | 2012-04-09 | 2015-07-28 | Transphorm Inc. | N-polar III-nitride transistors |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| CN105164811B (zh) | 2013-02-15 | 2018-08-31 | 创世舫电子有限公司 | 半导体器件的电极及其形成方法 |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9245992B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| US9443938B2 (en) | 2013-07-19 | 2016-09-13 | Transphorm Inc. | III-nitride transistor including a p-type depleting layer |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US11322599B2 (en) | 2016-01-15 | 2022-05-03 | Transphorm Technology, Inc. | Enhancement mode III-nitride devices having an Al1-xSixO gate insulator |
| US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120170A (en) * | 1980-01-29 | 1981-09-21 | Western Electric Co | Inclinatoin inhibit band rectifying semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017332A (en) * | 1975-02-27 | 1977-04-12 | Varian Associates | Solar cells employing stacked opposite conductivity layers |
| JPS57176772A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS63156367A (ja) * | 1986-12-20 | 1988-06-29 | Fujitsu Ltd | レベル・シフト・ダイオ−ド |
-
1986
- 1986-12-20 JP JP61302865A patent/JPH07120807B2/ja not_active Expired - Fee Related
-
1987
- 1987-12-18 DE DE87402927T patent/DE3787517T2/de not_active Expired - Fee Related
- 1987-12-18 EP EP87402927A patent/EP0272985B1/en not_active Expired - Lifetime
-
1989
- 1989-08-24 US US07/397,339 patent/US4914489A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120170A (en) * | 1980-01-29 | 1981-09-21 | Western Electric Co | Inclinatoin inhibit band rectifying semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0272985A3 (en) | 1989-06-14 |
| JPH07120807B2 (ja) | 1995-12-20 |
| EP0272985B1 (en) | 1993-09-22 |
| DE3787517T2 (de) | 1994-01-13 |
| DE3787517D1 (de) | 1993-10-28 |
| EP0272985A2 (en) | 1988-06-29 |
| US4914489A (en) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63156366A (ja) | 定電流半導体装置 | |
| US4037140A (en) | Protection circuit for insulated-gate field-effect transistors (IGFETS) | |
| JPS62130561A (ja) | 高速半導体装置 | |
| JPH0554270B2 (ja) | ||
| US2983854A (en) | Semiconductive device | |
| JPS62211948A (ja) | ヘテロ接合半導体装置 | |
| CN114400251A (zh) | 一种基于冷金属的负微分电阻二极管 | |
| JPS61156773A (ja) | ヘテロ接合半導体デバイス | |
| JPS61121358A (ja) | 高速半導体装置 | |
| CA1060587A (en) | Electrical circuit logic elements | |
| Marshak et al. | Current in semiconductors with position‐dependent band gap and electron affinity | |
| JPS59100579A (ja) | 半導体装置 | |
| JPS62128559A (ja) | 半導体装置 | |
| JPS62205658A (ja) | 高速半導体装置 | |
| JPS58107679A (ja) | 電界効果トランジスタ | |
| JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0524662B2 (ja) | ||
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| KR100307757B1 (ko) | 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터 | |
| JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
| JPS62203371A (ja) | 高速半導体装置 | |
| JPS61161015A (ja) | 複合半導体スイツチング装置 | |
| US4086501A (en) | Planar transferred electron logic device with improved biasing means | |
| JP3188932B2 (ja) | 半導体装置およびその利用方法 | |
| JPH0377375A (ja) | 高速半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |