JPS63156266A - 割込処理方式 - Google Patents
割込処理方式Info
- Publication number
- JPS63156266A JPS63156266A JP30278286A JP30278286A JPS63156266A JP S63156266 A JPS63156266 A JP S63156266A JP 30278286 A JP30278286 A JP 30278286A JP 30278286 A JP30278286 A JP 30278286A JP S63156266 A JPS63156266 A JP S63156266A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- central processing
- interruption
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 101150099213 ERN2 gene Proteins 0.000 description 3
- 102100030011 Endoribonuclease Human genes 0.000 description 3
- 101100177159 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HAC1 gene Proteins 0.000 description 3
- 102100030013 Endoribonuclease Human genes 0.000 description 2
- 101001010783 Homo sapiens Endoribonuclease Proteins 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101100446829 Candida glabrata (strain ATCC 2001 / CBS 138 / JCM 3761 / NBRC 0622 / NRRL Y-65) FLR2 gene Proteins 0.000 description 1
- 102100037338 F-box/LRR-repeat protein 5 Human genes 0.000 description 1
- 101001026853 Homo sapiens F-box/LRR-repeat protein 5 Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
チャンネルプロセッサから発生した割込フラグセット信
号に対し、複数のそれぞれの中央処理装置は割込受付信
号をチャンネルプロセッサに送出する。この為、中央処
理装置においては、割込要求におけるオーバーヘッドが
増加してしまう。本発明は、割込フラグセット信号に対
し送出された最初の割込受付信号によって他の中央処理
装置の割込フラグをリセットし、割込要求に対するオー
バーヘッドを減少したものである。
号に対し、複数のそれぞれの中央処理装置は割込受付信
号をチャンネルプロセッサに送出する。この為、中央処
理装置においては、割込要求におけるオーバーヘッドが
増加してしまう。本発明は、割込フラグセット信号に対
し送出された最初の割込受付信号によって他の中央処理
装置の割込フラグをリセットし、割込要求に対するオー
バーヘッドを減少したものである。
本発明は、複数の中央処理装置とチャンネルプロセッサ
間におけるフローティング割込方式に係り、特に多重シ
ステムの割込処理方式に関する。
間におけるフローティング割込方式に係り、特に多重シ
ステムの割込処理方式に関する。
チャンネルプロセッサには複数の中央処理装置いわゆる
コンピュータが接続している。そして、チャンネルプロ
セッサからの割込処理要求に対して中央処理装置はその
処理を行なう。
コンピュータが接続している。そして、チャンネルプロ
セッサからの割込処理要求に対して中央処理装置はその
処理を行なう。
前述した複数の中央処理装置とチャンネルプロセッサと
の間は一般的にフローティング割込による多重システム
が用いられている。第４図は従来のフローティング割込
による多重システムの割込処理のフローチャートである
。チャンネルプロセッサＣＨＰ側に何らかの条件たとえ
ば入出力処理要求等の条件が発生すると、チャンネルプ
ロセッサ側から複数の中央処理装置ＣＰＵの全てに割込
フラグセント信号を送出ＳＴＩする。全ての中央処理装
置ｃＰＵは、この割込フラグセット信号を受信すると、
割込フラグをセットＳＴＩする。この割込フラグのセン
トは割込と同等であるが、この割込フラグのセットによ
ってただちに割込に対する応答処理を行うのではなく、
タスク起動待ちとなる。全ての中央処理装置ｃＰＵはこ
の割込フラグセットを行うが、このとき各中央処理装置
ＣＰＵはそれぞれ別々の処理を行なっている。したがっ
て、チャンネルプロセッサＣＨＰからの割込フラグのセ
ットがなされた後、複数の中央処理装置の１台が起動待
ちとなっているタスクの起動を行う、このタスクは一般
的なタスクとは異なり、この起動する時にチャンネルプ
ロセッサに対し、割込を受けつけたことを表す割込受付
信号を送るＳ２゜ 複数のうちの１台の中央処理装置ＣＰＵがチャンネルプ
ロセッサＣＨＰに対する処理を実行することによって、
その割込に対する処理は充分である。よって、チャンネ
ルプロセッサＣＨＰは割込受付信号Ｓ２が加わった時に
すでに他の中央処理装置ＣＰＵで割込受付がなされ、処
理が開始されているか否かを判別ＳＴ２する。開始され
ていない（Ｎ）ならば、当該中央処理信号装置ｃＰＵに
対し割込開始信号を送出Ｓ４する。この割込開始信号Ｓ
４を受信すると、当該中央処理装置ＣＰＵはチャンネル
プロセッサＣＨＰに対する割込処理を実行ＳＴ３する。
の間は一般的にフローティング割込による多重システム
が用いられている。第４図は従来のフローティング割込
による多重システムの割込処理のフローチャートである
。チャンネルプロセッサＣＨＰ側に何らかの条件たとえ
ば入出力処理要求等の条件が発生すると、チャンネルプ
ロセッサ側から複数の中央処理装置ＣＰＵの全てに割込
フラグセント信号を送出ＳＴＩする。全ての中央処理装
置ｃＰＵは、この割込フラグセット信号を受信すると、
割込フラグをセットＳＴＩする。この割込フラグのセン
トは割込と同等であるが、この割込フラグのセットによ
ってただちに割込に対する応答処理を行うのではなく、
タスク起動待ちとなる。全ての中央処理装置ｃＰＵはこ
の割込フラグセットを行うが、このとき各中央処理装置
ＣＰＵはそれぞれ別々の処理を行なっている。したがっ
て、チャンネルプロセッサＣＨＰからの割込フラグのセ
ットがなされた後、複数の中央処理装置の１台が起動待
ちとなっているタスクの起動を行う、このタスクは一般
的なタスクとは異なり、この起動する時にチャンネルプ
ロセッサに対し、割込を受けつけたことを表す割込受付
信号を送るＳ２゜ 複数のうちの１台の中央処理装置ＣＰＵがチャンネルプ
ロセッサＣＨＰに対する処理を実行することによって、
その割込に対する処理は充分である。よって、チャンネ
ルプロセッサＣＨＰは割込受付信号Ｓ２が加わった時に
すでに他の中央処理装置ＣＰＵで割込受付がなされ、処
理が開始されているか否かを判別ＳＴ２する。開始され
ていない（Ｎ）ならば、当該中央処理信号装置ｃＰＵに
対し割込開始信号を送出Ｓ４する。この割込開始信号Ｓ
４を受信すると、当該中央処理装置ＣＰＵはチャンネル
プロセッサＣＨＰに対する割込処理を実行ＳＴ３する。
前述の中央処理装置ＣＰＵは第１番目に割込受付信号を
チャンネルプロセッサＣＨＰに送出した装置である。一
方、他のタスクの実行等によって割込受付信号送出が遅
れた中央処理装置ＣＰＵが割込受付信号をチャンネルプ
ロセッサＣＨＰに送出した時には判別処理Ｓヤ２で開始
済（Ｙ）となり、割込キャンセル信号を割込受付信号を
送出した中央処理装置に送るＳ３．この割込キャンセル
信号によって中央処理袋ｆｉＩＣＰＵはタスクの実行を
終了ＳＴ４する。
チャンネルプロセッサＣＨＰに送出した装置である。一
方、他のタスクの実行等によって割込受付信号送出が遅
れた中央処理装置ＣＰＵが割込受付信号をチャンネルプ
ロセッサＣＨＰに送出した時には判別処理Ｓヤ２で開始
済（Ｙ）となり、割込キャンセル信号を割込受付信号を
送出した中央処理装置に送るＳ３．この割込キャンセル
信号によって中央処理袋ｆｉＩＣＰＵはタスクの実行を
終了ＳＴ４する。
換言するならば全ての中央処理装置ＣＰＵがそれぞれ割
込受付信号を送出Ｓ２するが、第１番目の割込受付信号
を送出した中央処理装置ｃＰＵに対してのみ、チャンネ
ルプロセッサは割込開始信号を送出Ｓ４Ｌ、後から入力
する割込受付信号に対しては割込キャンセル信号を送出
する。この動作によって１台の中央処理装置ＣＰＵが割
込処理ＳＴ３を実行する。
込受付信号を送出Ｓ２するが、第１番目の割込受付信号
を送出した中央処理装置ｃＰＵに対してのみ、チャンネ
ルプロセッサは割込開始信号を送出Ｓ４Ｌ、後から入力
する割込受付信号に対しては割込キャンセル信号を送出
する。この動作によって１台の中央処理装置ＣＰＵが割
込処理ＳＴ３を実行する。
チャンネルプロセッサＣＨＰによって要求される割込処
理は１個とは限らず、一般的に複数存在する。よって、
割込キャンセルによって処理終了の時は、キューの判定
はしない、割込開始信号によって割込処理ＳＴ３を実行
してそれが終了した場合には、次にはチャンネルプロセ
ッサからの処理要求に対する待行列中のタスクが存在す
るかを判別する。すなわち割込キューが空か否かを判別
ＳＴ５する。そして割込キューが空でない時（Ｎ）には
割込終了信号を送出するとともにそれに付随してキュー
に割込処理要求が存在することを表わす信号をチャンネ
ルプロセッサＣＨＰに送出する。
理は１個とは限らず、一般的に複数存在する。よって、
割込キャンセルによって処理終了の時は、キューの判定
はしない、割込開始信号によって割込処理ＳＴ３を実行
してそれが終了した場合には、次にはチャンネルプロセ
ッサからの処理要求に対する待行列中のタスクが存在す
るかを判別する。すなわち割込キューが空か否かを判別
ＳＴ５する。そして割込キューが空でない時（Ｎ）には
割込終了信号を送出するとともにそれに付随してキュー
に割込処理要求が存在することを表わす信号をチャンネ
ルプロセッサＣＨＰに送出する。
チャンネルプロセッサはこの時には再度全ての中央処理
装置に対し割込フラグをセットする信号を送出Ｓ８する
。
装置に対し割込フラグをセットする信号を送出Ｓ８する
。
この送出によって前述した処理ＳＴＩから中央処理装置
ｃｐｕは同様の動作となる。一方、判別ＳＴ５で割込キ
ューが空であった時（Ｙ）には、チャンネルプロセッサ
ＣＨＰに対し割込信号を送出するとともにそれに付随し
てキューに割込処理要求が存在しないことを表わす信号
をチャンネルプロセッサＣＨＰに送出する。チャンネル
プロセッサＣＨＰはこの場合には、この時点で割込処理
を必要としないので、全ての中央処理装置に対し、割込
フラグをリセットする信号を送出する。
ｃｐｕは同様の動作となる。一方、判別ＳＴ５で割込キ
ューが空であった時（Ｙ）には、チャンネルプロセッサ
ＣＨＰに対し割込信号を送出するとともにそれに付随し
てキューに割込処理要求が存在しないことを表わす信号
をチャンネルプロセッサＣＨＰに送出する。チャンネル
プロセッサＣＨＰはこの場合には、この時点で割込処理
を必要としないので、全ての中央処理装置に対し、割込
フラグをリセットする信号を送出する。
このリセット後にたとえば再度割込処理を必要とする場
合には、前述した割込フラグセット信号の送出から再度
行なうことによって割込処理を行なうことができる。
合には、前述した割込フラグセット信号の送出から再度
行なうことによって割込処理を行なうことができる。
前述した従来の方式において、割込フラグセット信号に
よって中央処理袋ｆｃＰＵは割込フラグをセットすると
ともに、その後において割込処理実行の時に割込受付信
号をチャンネルプロセッサに送出している。チャンネル
プロセッサに接続している中央処理装置ＣＰＵが１台の
場合には、必ずこの中央処理装置で割込処理を行う。し
かし、複数台の場合には、一番最初に割込受付信号を送
出し、割込開始信号によって割込処理を実行している中
央処理装置ｃＰＵ以外は、割込受付信号を送出したにも
かかわらず、割込がキャンセルとなる。この割込受付信
号の送出等には多くの時間を有していた。すなわち、割
込処理における各中央処理装置ＣＰＵのオーバーヘッド
が増加する問題を有していた。
よって中央処理袋ｆｃＰＵは割込フラグをセットすると
ともに、その後において割込処理実行の時に割込受付信
号をチャンネルプロセッサに送出している。チャンネル
プロセッサに接続している中央処理装置ＣＰＵが１台の
場合には、必ずこの中央処理装置で割込処理を行う。し
かし、複数台の場合には、一番最初に割込受付信号を送
出し、割込開始信号によって割込処理を実行している中
央処理装置ｃＰＵ以外は、割込受付信号を送出したにも
かかわらず、割込がキャンセルとなる。この割込受付信
号の送出等には多くの時間を有していた。すなわち、割
込処理における各中央処理装置ＣＰＵのオーバーヘッド
が増加する問題を有していた。
本発明は上記従来の欠点に鑑み、割込処理におけるオー
バーヘッドを減少させ中央処理装置の処理能力を向上さ
せた割込部、理方式を提供することを目的とする。
バーヘッドを減少させ中央処理装置の処理能力を向上さ
せた割込部、理方式を提供することを目的とする。
第１図は本発明の機能ブロック図である。ＣＨＰはチャ
ンネルプロセッサであり、割込セント手１１１ｓＥと割
込リセット手段Ｉ Ｒ３Ｅを有している。そして、ＣＰ
ＵＩ〜ＣＰＵｎは中央処理装置であり、それぞれ割込フ
ラグＦ １− Ｆ ｎを有している。
ンネルプロセッサであり、割込セント手１１１ｓＥと割
込リセット手段Ｉ Ｒ３Ｅを有している。そして、ＣＰ
ＵＩ〜ＣＰＵｎは中央処理装置であり、それぞれ割込フ
ラグＦ １− Ｆ ｎを有している。
チャンネルプロセッサＣ）（Ｐが何らかの条件で、中央
処理装置ＣＰＵＩ〜ＣＰＵｎにおける処理の要求が発生
した時には、割込セット手段ＩＳＥから各中央処理装置
ＣＰＵＩ〜ＣＰＵｎに対し割込フラグのセットを要求す
る信号を出力する。中央処理装置ＣＰＵＩ〜ＣＰＵｎは
、その割込フラグのセットを要求する信号が加わるとそ
れぞれの割込フラグＦ１〜Ｆｎをセットする。そして、
このフラグのセットに対応する割込受信信号をチャンネ
ルプロセッサＣ１１Ｐに出力する。
処理装置ＣＰＵＩ〜ＣＰＵｎにおける処理の要求が発生
した時には、割込セット手段ＩＳＥから各中央処理装置
ＣＰＵＩ〜ＣＰＵｎに対し割込フラグのセットを要求す
る信号を出力する。中央処理装置ＣＰＵＩ〜ＣＰＵｎは
、その割込フラグのセットを要求する信号が加わるとそ
れぞれの割込フラグＦ１〜Ｆｎをセットする。そして、
このフラグのセットに対応する割込受信信号をチャンネ
ルプロセッサＣ１１Ｐに出力する。
チャンネルプロセッサＣＨＰは、第１番目に割込受付信
号を発した中央処理装置以外の中央処理装置に対し、割
込リセット手段Ｉ Ｒ３Ｅより割込フラグをリセットす
る信号を出力する。この割込フラグをリセットする信号
によって第１番目に割込受付信号を発した中央処理装置
以外の中央処理装置はそのフラグをリセットする。
号を発した中央処理装置以外の中央処理装置に対し、割
込リセット手段Ｉ Ｒ３Ｅより割込フラグをリセットす
る信号を出力する。この割込フラグをリセットする信号
によって第１番目に割込受付信号を発した中央処理装置
以外の中央処理装置はそのフラグをリセットする。
このリセット以前に第１番目以外の中央処理装置のい（
つかは割込受付信号を発しておらず、割込受付信号の発
生に要する時間が無くなり、複数の中央処理装置の割込
処理におけるオーバーヘッドが減少する。
つかは割込受付信号を発しておらず、割込受付信号の発
生に要する時間が無くなり、複数の中央処理装置の割込
処理におけるオーバーヘッドが減少する。
以下、図面を用いて本発明の詳細な説明する。
第２図は本発明の実施例のシステム構成図、第３図は本
発明の実施例の信号手順のフローチャートである。
発明の実施例の信号手順のフローチャートである。
チャンネルプロセッサ１は各種の入出力装置等であり、
割込セットリセット信号送信回路、割込受付信号受信回
路、割込キャンセル信号送信回路、割込開始信号送信回
路、割込−終了信号回路を有している。そして中央処理
装置２．３は、それぞれ前述したチャンネルプロセッサ
１の各回路に対応した回路、すなわち、割込セントリセ
ット信号受信回路、割込受付信号送信回路、割込キャン
セル信号受信回路、割込開始信号受信回路、割込終了信
号送信回路をそれぞれ有している。
割込セットリセット信号送信回路、割込受付信号受信回
路、割込キャンセル信号送信回路、割込開始信号送信回
路、割込−終了信号回路を有している。そして中央処理
装置２．３は、それぞれ前述したチャンネルプロセッサ
１の各回路に対応した回路、すなわち、割込セントリセ
ット信号受信回路、割込受付信号送信回路、割込キャン
セル信号受信回路、割込開始信号受信回路、割込終了信
号送信回路をそれぞれ有している。
例えば、チャンネルプロセッサ１において何らかの条件
で中央処理装置２．３での処理の要求が発生した時（Ｓ
ＴＡＲＴ）には、先ず割込セットリセット信号送信回路
より割込セット信号ｌ５Ｅ１、ｌ５Ｅ２を中央処理装置
２．３の割込セラトリ石ット信号受信回路に加える。こ
の信号■ＳＥ１、ｌ５Ｅ２を受信すると、中央処理装置
２，３はそれぞれが有する割込フラグをセットする５Ｔ
１０゜中央処理装置２，３はそれぞれ別々の何らかの処
理（タスク）を行なっているが、タスクの終了や実行権
の移動等によって、このフラグがセントされた時に実行
すべきタスクを実行する。この割込フラグがセットされ
た時に実行するタスクは、起動開始直後に割込受付信号
送信回路からチャンネルプロセッサ１に対し割込受付信
号ＩＲＥ１、ＩＩ？Ｅ２を送出する。
で中央処理装置２．３での処理の要求が発生した時（Ｓ
ＴＡＲＴ）には、先ず割込セットリセット信号送信回路
より割込セット信号ｌ５Ｅ１、ｌ５Ｅ２を中央処理装置
２．３の割込セラトリ石ット信号受信回路に加える。こ
の信号■ＳＥ１、ｌ５Ｅ２を受信すると、中央処理装置
２，３はそれぞれが有する割込フラグをセットする５Ｔ
１０゜中央処理装置２，３はそれぞれ別々の何らかの処
理（タスク）を行なっているが、タスクの終了や実行権
の移動等によって、このフラグがセントされた時に実行
すべきタスクを実行する。この割込フラグがセットされ
た時に実行するタスクは、起動開始直後に割込受付信号
送信回路からチャンネルプロセッサ１に対し割込受付信
号ＩＲＥ１、ＩＩ？Ｅ２を送出する。
割込フラグがセットされた時に実行するタスクの起動は
それぞれの中央処理袋ｆ２，３のそれ以前に実行してい
たタスクによって異なる。たとえば、中央処理装置２に
おいて割込フラグがセットされた時に実行すべきタスク
が起動し、処理を開始した場合には、割込受付信号送信
回路から割込受付信号ＩＲＥＩがチャンネルプロセンサ
の割込受付信号受信回路に送出され、中央処理装置３か
らは送出されない。
それぞれの中央処理袋ｆ２，３のそれ以前に実行してい
たタスクによって異なる。たとえば、中央処理装置２に
おいて割込フラグがセットされた時に実行すべきタスク
が起動し、処理を開始した場合には、割込受付信号送信
回路から割込受付信号ＩＲＥＩがチャンネルプロセンサ
の割込受付信号受信回路に送出され、中央処理装置３か
らは送出されない。
チャンネルプロセンサ１は、割込フラグセット信号ｌ５
Ｅ１．ｌ５Ｅ２を送出した後は他の処理を実行していた
り、あるいは処理後となっているが、割込受付信号ＩＲ
ＥＩが加わったときには、その割込受付信号ＩＲＥＩが
最初に加わった信号であるか否かを判別５ＴＩＩする。
Ｅ１．ｌ５Ｅ２を送出した後は他の処理を実行していた
り、あるいは処理後となっているが、割込受付信号ＩＲ
ＥＩが加わったときには、その割込受付信号ＩＲＥＩが
最初に加わった信号であるか否かを判別５ＴＩＩする。
換言するならば、後述するが、割込受付信号ＩＲＥＩ、
ＩＲＥ２がすでに加わり、他の中央処理装置がすでに割
込処理を開始法であるかを判別する。開始法でない（Ｎ
）の時には、割込受付信号を送出したたとえば中央処理
装置２に割込開始信号ｌＲ３Ｔｌを送出Ｓ１４する。尚
、この信号はそれぞれが有する割込受付信号送信回路と
、割込受付受信回路を介して送られる。この信号によっ
て割込受（す信号ＩＲＥＩを送出した中央処理装置２は
その割込要求に対する割込処理５Ｔ１３を開始する。ま
た、この時割込受付信号Ｉ ＲＥ２を送出していない中
央処理装置３にはチャンネルプロセッサ１は割込フラグ
リセットＦＬＲ２を割込フラグセットリセット信号送信
回路、割込フラグセットリセット信号受信回路を介して
送出Ｓ１３する。この信号によって中央処理袋Ｗ１２は
割込フラグのリセット処理５Ｔ１２を行う、タスクの起
動待て、また中央処理装置３が割込処理５Ｔ１３を行な
っていない時にフラグリセット処理５Ｔ１２でフラグが
リセットされるので、タスクの（割込処理）起動待でな
くなり、たとえば今まで実行していた他のタスクの実行
が終了しても、割込処理に対するタスクを実行すること
はない、これによって、たとえば１個の中央処理装置２
が割込処理５Ｔ１３を実行すれば、他の中央処理装置３
におけるオーバーヘッドが低下できる。
ＩＲＥ２がすでに加わり、他の中央処理装置がすでに割
込処理を開始法であるかを判別する。開始法でない（Ｎ
）の時には、割込受付信号を送出したたとえば中央処理
装置２に割込開始信号ｌＲ３Ｔｌを送出Ｓ１４する。尚
、この信号はそれぞれが有する割込受付信号送信回路と
、割込受付受信回路を介して送られる。この信号によっ
て割込受（す信号ＩＲＥＩを送出した中央処理装置２は
その割込要求に対する割込処理５Ｔ１３を開始する。ま
た、この時割込受付信号Ｉ ＲＥ２を送出していない中
央処理装置３にはチャンネルプロセッサ１は割込フラグ
リセットＦＬＲ２を割込フラグセットリセット信号送信
回路、割込フラグセットリセット信号受信回路を介して
送出Ｓ１３する。この信号によって中央処理袋Ｗ１２は
割込フラグのリセット処理５Ｔ１２を行う、タスクの起
動待て、また中央処理装置３が割込処理５Ｔ１３を行な
っていない時にフラグリセット処理５Ｔ１２でフラグが
リセットされるので、タスクの（割込処理）起動待でな
くなり、たとえば今まで実行していた他のタスクの実行
が終了しても、割込処理に対するタスクを実行すること
はない、これによって、たとえば１個の中央処理装置２
が割込処理５Ｔ１３を実行すれば、他の中央処理装置３
におけるオーバーヘッドが低下できる。
前述した判別５ＴＩＩにおける開始法の時（Ｙ）でたと
えば複数台の中央処理装置２．３からほぼ同時に割込受
付信号ＩＲＥＩ、ＩＲＥ２がチャンネルプロセッサｌに
加わった場合（割込フラグリセット信号ＦＬＲ１，ＦＬ
Ｒ２を送出する前に加わった時）には後に割込受付信号
を送出した中央処理袋２２３に割込キャンセル信号ＣＡ
Ｎ２を割込キャンセル送ｆ８回路１割込キャンセル受信
回路を介して送出Ｓ１２する。このキャンセルは従来の
゛ものと同様であるが、割込受付信号ＩＲＥ１．ＩＲＥ
２が同時にくることはまれであり、はとんどの場合には
第１合口の割込受付信号ＩＲＥＩで中央処理袋ｖ１３は
リセットされる。
えば複数台の中央処理装置２．３からほぼ同時に割込受
付信号ＩＲＥＩ、ＩＲＥ２がチャンネルプロセッサｌに
加わった場合（割込フラグリセット信号ＦＬＲ１，ＦＬ
Ｒ２を送出する前に加わった時）には後に割込受付信号
を送出した中央処理袋２２３に割込キャンセル信号ＣＡ
Ｎ２を割込キャンセル送ｆ８回路１割込キャンセル受信
回路を介して送出Ｓ１２する。このキャンセルは従来の
゛ものと同様であるが、割込受付信号ＩＲＥ１．ＩＲＥ
２が同時にくることはまれであり、はとんどの場合には
第１合口の割込受付信号ＩＲＥＩで中央処理袋ｖ１３は
リセットされる。
割込受付信号ＩＲＥ２を送出して中央処理装置３は、こ
の時、タスクを起動しているがこのキャンセル信号ＣＡ
Ｎ２によって割込処理を強制終了５Ｔ１４する。
の時、タスクを起動しているがこのキャンセル信号ＣＡ
Ｎ２によって割込処理を強制終了５Ｔ１４する。
一方、中央処理装置２において、割込処理５Ｔ１３が終
了した時には、中央処理装置は割込キューは空であるか
の判別処理５Ｔ１５を行う。本発明の実施例においては
、それぞれの中央処理装置２．３に対し多重割込が可能
となる様に構成しているので、他に割込処理要求が存在
するかをこの判別処理５Ｔ１５で行うのである。そして
存在する時には割込終了信号とともに割込がまた存在す
ることを表す信号を割込終了信号送出回路からチャンネ
ルプロセッサ１に送出Ｓ１５する。この信号によってチ
ャンネルプロセッサ１は、再度割込フラグセットリセッ
ト信号送信回路より割込フラグセント信号ｌ５ＥＩを送
出Ｓ１７する。この時には、前述したと同時にタスク起
動待であるので、再度起動した時から、割込受付信号ｌ
５ＥＩの送出Ｓｌｌを行う。
了した時には、中央処理装置は割込キューは空であるか
の判別処理５Ｔ１５を行う。本発明の実施例においては
、それぞれの中央処理装置２．３に対し多重割込が可能
となる様に構成しているので、他に割込処理要求が存在
するかをこの判別処理５Ｔ１５で行うのである。そして
存在する時には割込終了信号とともに割込がまた存在す
ることを表す信号を割込終了信号送出回路からチャンネ
ルプロセッサ１に送出Ｓ１５する。この信号によってチ
ャンネルプロセッサ１は、再度割込フラグセットリセッ
ト信号送信回路より割込フラグセント信号ｌ５ＥＩを送
出Ｓ１７する。この時には、前述したと同時にタスク起
動待であるので、再度起動した時から、割込受付信号ｌ
５ＥＩの送出Ｓｌｌを行う。
また、割込処理要求が存在しない時には、割込終了信号
とともに割込処理要求が存在しないことも、チャンネル
プロセッサ１に送出する。この時それぞれ、割込終了信
号送信回路と割込終了受信回路が動作し、信号の送信が
なされる。
とともに割込処理要求が存在しないことも、チャンネル
プロセッサ１に送出する。この時それぞれ、割込終了信
号送信回路と割込終了受信回路が動作し、信号の送信が
なされる。
前述した動作において、本発明の実施例においては、従
来のシステムに存在しない割込フラグリセット信号の送
出３１３によってタスクの起動時の中央処理装ｒ１１３
の割込フラグのリセットを行うので、はとんどの場合、
割込受付信号を送出した中央処理装置２以外での受付信
号の送出は行なわれず、オーバーヘッドを低下すること
ができる。
来のシステムに存在しない割込フラグリセット信号の送
出３１３によってタスクの起動時の中央処理装ｒ１１３
の割込フラグのリセットを行うので、はとんどの場合、
割込受付信号を送出した中央処理装置２以外での受付信
号の送出は行なわれず、オーバーヘッドを低下すること
ができる。
以上述べたが、前述した動作において、中央処理装置３
から第１合口に割込受付信号が送信された時にも、同様
の動作となる。さらに、中央処理装Ｔ１２． ３は２台
とは限らず３台やそれ以上の場合にも同様である。
から第１合口に割込受付信号が送信された時にも、同様
の動作となる。さらに、中央処理装Ｔ１２． ３は２台
とは限らず３台やそれ以上の場合にも同様である。
以上述べた様に本発明は、割込フラグセ−／ ）信号に
対し、割込受付信号を最初に送出した中央処理装置以外
の中央処理装置のタスクの実行前にほとんどキャンセル
するので、本発明によれば、割込処理におけるオーバー
ヘッドを減少させ、中央処理装置の処理能力を向上させ
た割込処理方式を１ｑることができる。
対し、割込受付信号を最初に送出した中央処理装置以外
の中央処理装置のタスクの実行前にほとんどキャンセル
するので、本発明によれば、割込処理におけるオーバー
ヘッドを減少させ、中央処理装置の処理能力を向上させ
た割込処理方式を１ｑることができる。
第１図は本発明の機能ブロック図、
第２図は本発明の実施例のシステム構成図、第３図は本
発明の実施例の信号手順のフローチャート、 第４図は従来の信号手順のフローチャートである。 ＣＩＩ Ｐ・・・チャンネルプロセッサ、ＩＳＥ・・・
割込セット手段、 ＩＲＥ・・・割込リセット手段、 ＣＰＵ１〜ＣＰＵｎ・・・中央処理装置、Ｆ１〜Ｆｎ・
・・割込フラグ。
発明の実施例の信号手順のフローチャート、 第４図は従来の信号手順のフローチャートである。 ＣＩＩ Ｐ・・・チャンネルプロセッサ、ＩＳＥ・・・
割込セット手段、 ＩＲＥ・・・割込リセット手段、 ＣＰＵ１〜ＣＰＵｎ・・・中央処理装置、Ｆ１〜Ｆｎ・
・・割込フラグ。
Claims (1)
- 【特許請求の範囲】 複数の中央処理装置に接続された少なくとも１台のチャ
ンネルプロセッサにおいて、 前記複数の中央処理装置に対し割込フラグをセットする
信号を出力する割込セット手段と、該割込フラグセット
手段によるセットに対する前記複数の中央処理装置から
の最初の割込受付信号を受信した時、最初の割込受付信
号を発した中央処理装置以外の中央処理装置に対し割込
フラグをリセットする信号を出力する割込リセット手段
とを有することを特徴とした割込処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30278286A JPS63156266A (ja) | 1986-12-20 | 1986-12-20 | 割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30278286A JPS63156266A (ja) | 1986-12-20 | 1986-12-20 | 割込処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156266A true JPS63156266A (ja) | 1988-06-29 |
Family
ID=17913052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30278286A Pending JPS63156266A (ja) | 1986-12-20 | 1986-12-20 | 割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156266A (ja) |
-
1986
- 1986-12-20 JP JP30278286A patent/JPS63156266A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
| US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
| JPH0574111B2 (ja) | ||
| JPS63156266A (ja) | 割込処理方式 | |
| US6145047A (en) | Circuit and method for converting interrupt signals from level trigger mode to edge trigger mode | |
| US7506082B2 (en) | Data transferring system using USB and method thereof | |
| US6195715B1 (en) | Interrupt control for multiple programs communicating with a common interrupt by associating programs to GP registers, defining interrupt register, polling GP registers, and invoking callback routine associated with defined interrupt register | |
| JP4030216B2 (ja) | マイクロプロセッサとマイクロプロセッサを含むシステム及びマイクロプロセッサのバスサイクル制御方法 | |
| JPS63310035A (ja) | マイクロコンピユ−タ | |
| JP2006119982A (ja) | コンピュータシステム | |
| JPS60168240A (ja) | 割込処理回路 | |
| JPH07120343B2 (ja) | マルチプロセッサシステム | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS59220823A (ja) | インタフエ−ス制御方式 | |
| JPH0583943B2 (ja) | ||
| JP2000259526A (ja) | シリアルインターフェース回路 | |
| JPS6385915A (ja) | リセツト方式 | |
| JPS6042978B2 (ja) | 入出力割込み制御方式 | |
| JPH0767159A (ja) | ボタン電話装置 | |
| JPS6240561A (ja) | デ−タ通信制御装置 | |
| JPH0198029A (ja) | データ処理装置 | |
| JP2001209548A (ja) | マイクロコンピュータシステム | |
| JPH04260961A (ja) | マイクロコンピュータ | |
| JPH0431421B2 (ja) | ||
| JPH03119429A (ja) | データ処理装置の割込制御方式 |