JPS6315623B2 - - Google Patents

Info

Publication number
JPS6315623B2
JPS6315623B2 JP58064728A JP6472883A JPS6315623B2 JP S6315623 B2 JPS6315623 B2 JP S6315623B2 JP 58064728 A JP58064728 A JP 58064728A JP 6472883 A JP6472883 A JP 6472883A JP S6315623 B2 JPS6315623 B2 JP S6315623B2
Authority
JP
Japan
Prior art keywords
data
processing device
scan
data processing
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58064728A
Other languages
English (en)
Other versions
JPS59189454A (ja
Inventor
Kozo Suchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58064728A priority Critical patent/JPS59189454A/ja
Publication of JPS59189454A publication Critical patent/JPS59189454A/ja
Publication of JPS6315623B2 publication Critical patent/JPS6315623B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はアドレスデコード方式によつてスキヤ
ン入出力系を構成するデータ処理装置における診
断方式に関する。
(b) 技術の背景 近年データ処理技術の発達と普及に伴つて広い
分野でデータ処理装置が利用されるようになつ
た。特に半導体処理技術の発展に支えられてデー
タ処理装置例えば中央処理装置(CPU)は小形,
高性能化が進んだが、その一方で更に省力化のた
めより高い運用効率が得られるよう期待されてい
る。そのためCPUを構成する複雑な論理回路に
ついてその信頼性および保守性向上を目的とし
て、コストバランスをとりつゝバリテイ検出、自
動訂正(ECC)および再試行手段を織込む一方、
論理回路の特にレジスタ、ラツチ、フリツプフロ
ツプ回路(FF)等に本来の論理動作における制
御とは別に試験パターンを割込みにより書込み
(スキヤンイン)、またはその状態を抽出読出す
(スキヤンアウト)構成手段が導入されている。
(c) 従来技術と問題点 従来より上記のスキヤンイン/アウトによる
CPUにおける論理回路の診断は予め設定した試
験データを被診断回路に印加して目標とする例え
ばFFを期待する論理状態としてデータを書込み
読出すために書込みまたは/および読出しサイク
ルの前後に複数ステツプの準備/予後論理サイク
ルを必要とする。そして被診断対象となる論理回
路における論理条件の複雑さはCPUの機能増大
と共に相乗的な関係で増大し、キヤンイン/アウ
トの有効1サイクルとこれを得るために操作する
総サイクルの累計比率は極端に拡大するため診断
に長時間を要するようになり大形化の進むCPU
について必要な保守性合理化の隘路となつてい
る。またスキヤンイン/アウトの入出力データの
作成および照合結果の判断は人手によるため工数
が嵩むと共に入出力データ量が限定される欠点が
あつた。
(d) 発明の目的 本発明の目的はこの欠点を除去するためデータ
処理装置の診断に当つてCPUには通常のジヨブ
を実行させつゝ予め設定したタイミングおよびア
ドレスに設定データを印加するスキヤンイン動作
により目標回路におけるデータの一部を変形する
ようラツチ回路を反転させ、検出はスキヤンアウ
ト手段によらず対応するバリテイ検出、ECCお
よび再試行手段を監視検出する障害検出部によつ
て集収する作業を繰返し実行させる自動管理手段
によりデータ処理装置の正常性を診断する効率の
高い障害検出方式を提供しようとするものであ
る。
(e) 発明の構成 この目的は、データ処理装置に備えた障害検知
部と並設する保守サービス処理装置よりなるデー
タ処理装置の保守システムにおいて、保守サービ
ス処理装置はデータ処理装置の被診断対象部にス
キヤンインする手段、前記障害検知部より送出す
る障害データを受信入力してスキヤンイン手段の
送出データに対応して比較照合する手段、障害デ
ータの表示手段、タイマおよびスキヤンイン手段
を起動する手段を備えてなり、保守サービス処理
装置の制御部はタイマおよび繰返し起動手段をし
てスキヤンイン手段を作動せしめ照合手段により
障害データの自動処理結果を表示部に表示せしめ
つゝデータ処理装置を自動診断することを特徴と
するデータ処理装置の診断方式を提供することに
よつて達成することが出来る。
(f) 発明の実施例 以下本発明の一実施例について図面を参照し
つゝ説明する。図は本発明の一実施例におけるデ
ータ処理装置の診断方式によるブロツク図であ
る。図において1は保守サービス処理装置、2は
被保守体となるデータ処理装置例えば中央処理装
置(CPU)、10は例えばマイクロプロセツサ
(MPU)よりなる制御部、11はRAM/ROM
よりなる記憶部、12はタイマ部、13は例えば
周辺中継アダプタ(PIA)よりなる入出力ポー
ト、14はデイスプレイ、15はデータ入力機能
例えばキーボード(KB)、16は起動部、17
はアドレスデコーダによるスキヤンイン部、18
は診断判定部、21はCPUの被診断回路、22
は診断検出部である。
本発明の一実施例において制御部10は記憶部
11に蓄積する制御プログラムおよび制御データ
に従い構成各部を制御して診断および診断データ
の処理を実行する。タイマ部12はクロツク信号
を計数して計時信号を送出する。起動部16は制
御部10の制御、タイマ部12よりの計時信号に
従い後述の診断判定部18の作動を監視しつゝス
キヤンイン部17にスキヤン動作1単位毎の起動
信号を送出して設定した一連の診断動作における
手順制御を行う機能を有する。従つてスキヤンイ
ン部17は起動部16の指示タイミングに従つて
制御部10の転送制御するアドレスデータと書込
みデータを被診断回路21に印加する。該アドレ
スデーダによつて選択される図示省略したが被診
断回路21における目標回路のFF回路は該書込
みデータによつて反転されるよう作動する。この
反転動作は実行中の正常動作における例えば16ビ
ツトデータの中の1ビツトを故意に“0”→
“1”に強制変更して目標回路に付加されている
バリテイ検出またはECC機能を作動させ、場合
によつては誤り検出に伴つて実行中のジヨブを再
試行するように被診断回路21が作動すると共
に、診断検出部22がこれ等の自動保守動作を検
出することに従来と変りはないが、従来は着用す
る目標回路に印加される“1”/“0”のデータ
に伴う作動結果をスキヤンイン動作に連動する選
択機能により再び抽出読出して独自にデータ処理
を行つていたのに代えて本発明の一実施例では診
断検出部22による自動保守動作についての検出
データをスキヤンイン部21の送出するアドレス
デーダおよび書込データとの相関を診断判定部1
8により逐一スキヤンイン動作の1ステツプ毎に
比較して自動保守動作が該当アドレスにおいて正
常に作動しているかを判定し、その結果をデイス
プレイ14の画面上に表示する。表示データがデ
イスプレイ14に送出された時点で起動部16は
再び次ステツプの起動をスキヤンイン部17に指
示する。診断判定部18による結果は表示動作と
並列に記憶部11に蓄積する。以上の動作を記憶
部11に蓄積する制御プログラムおよび制御デー
タに従つて制御部10が診断を必要とする被診断
回路21の全ポイントに対し連続して実行すれ
ば、照合すべき期待データを予め準備することな
くスキヤンイン機能を利用して被診断回路21の
目標回路に誤動作を発生させ、誤動作に対応する
バリテイ検出、ECCまたは再試行動作等の自動
保守動作をスキヤンインデータに対応して自動的
に検出出来る。尚起動部16および診断判定部1
8の作動は制御部10の一部機能により置換えて
も同様に実現出来ることはいう迄もない。
(g) 発明の効果 以上説明したように本発明によればデータ処理
装置の保守システムにおいて、スキヤンインデー
タだけを設定して対応するスキヤンアウトデータ
を作成することなく、スキヤンイン機能を利用し
てデータ処理装置における自動保守機能を有効に
利用して自動的に被診断回路の機能を診断するデ
ータ処理装置の診断方式が得られるので有用であ
る。
【図面の簡単な説明】
図は本発明の一実施例におけるデータ処理装置
の診断方式によるブロツク図を示す。 図において、1は保守サービス処理装置、2は
データ処理装置、10は制御部、11は記憶部、
12はタイマ、14はデイスプレイ、16は起動
部、17はスキヤンイン部、18は診断判定部、
21は被診断回路および22は診断検出部であ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 データ処理装置に備えた障害検知部と並設す
    る保守サービス処理装置よりなるデータ処理装置
    の保守システムにおいて、保守サービス処理装置
    はデータ処理装置の被診断対象部にスキヤンイン
    する手段、前記障害検知部より送出する障害デー
    タを受信入力してスキヤンイン手段の送出データ
    に対応して比較照合する手段、障害データの表示
    手段、タイマおよびスキヤンイン手段を起動する
    手段を備えてなり、保守サービス処理装置の制御
    部はタイマおよび繰返し起動手段をしてスキヤン
    イン手段を作動せしめ照合手段により障害データ
    の自動処理結果を表示部に表示せしめつゝデータ
    処理装置を自動診断することを特徴とするデータ
    処理装置の診断方式。
JP58064728A 1983-04-13 1983-04-13 デ−タ処理装置の診断方式 Granted JPS59189454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58064728A JPS59189454A (ja) 1983-04-13 1983-04-13 デ−タ処理装置の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58064728A JPS59189454A (ja) 1983-04-13 1983-04-13 デ−タ処理装置の診断方式

Publications (2)

Publication Number Publication Date
JPS59189454A JPS59189454A (ja) 1984-10-27
JPS6315623B2 true JPS6315623B2 (ja) 1988-04-05

Family

ID=13266498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58064728A Granted JPS59189454A (ja) 1983-04-13 1983-04-13 デ−タ処理装置の診断方式

Country Status (1)

Country Link
JP (1) JPS59189454A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137618U (ja) * 1988-03-16 1989-09-20

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137618U (ja) * 1988-03-16 1989-09-20

Also Published As

Publication number Publication date
JPS59189454A (ja) 1984-10-27

Similar Documents

Publication Publication Date Title
US6532552B1 (en) Method and system for performing problem determination procedures in hierarchically organized computer systems
US5630048A (en) Diagnostic system for run-time monitoring of computer operations
US4493078A (en) Method and apparatus for testing a digital computer
GB2359894A (en) A method and system for testing microprocessor based boards in a manufacturing environment
US5896535A (en) Method and system for testing computer system software
JPH01180645A (ja) 保守診断機構の自動検証方式
JPH10171677A (ja) マイクロプロセッサおよびその検査方法
JPS6315623B2 (ja)
JPS6229820B2 (ja)
JPS6014351A (ja) 自動試験方式
JP2729122B2 (ja) 情報処理装置
JPH01131934A (ja) 動的シングルクロツクトレース方式
JP2967741B2 (ja) Cpu互換性テスト装置
Shah A technique for failure isolation in a large computer system
JPS6111855A (ja) デ−タ処理装置の機能診断方式
JPH07248810A (ja) 数値制御装置
JPH0497445A (ja) 情報処理装置の診断方式
JPS62237850A (ja) 故障診断方式
JP2679153B2 (ja) 障害処理機能試験方法
JPS6029133B2 (ja) 故障診断方式
JPS60118959A (ja) 入出力装置における障害解析方式
JP2002215471A (ja) メモリポート、記憶装置、情報処理システム
JPS6250858B2 (ja)
JPH05296802A (ja) Ic検査装置の自己診断方法
JPH04357534A (ja) 自動自己診断機能システム