JPS6315435A - 半導体装置用パツケ−ジ - Google Patents

半導体装置用パツケ−ジ

Info

Publication number
JPS6315435A
JPS6315435A JP16027086A JP16027086A JPS6315435A JP S6315435 A JPS6315435 A JP S6315435A JP 16027086 A JP16027086 A JP 16027086A JP 16027086 A JP16027086 A JP 16027086A JP S6315435 A JPS6315435 A JP S6315435A
Authority
JP
Japan
Prior art keywords
capacitor
resistor
elements
loading
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16027086A
Other languages
English (en)
Inventor
Hirokazu Tanaka
田中　裕計
Kenichi Nakamura
健一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16027086A priority Critical patent/JPS6315435A/ja
Publication of JPS6315435A publication Critical patent/JPS6315435A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概黄〕 を導体装置用パッケージの改良である。
゛ト導体チップ搭載領域の近傍に抵抗・キャパシタ等の
素子Ｍａ用のパッドとリードワイヤとの間をまたいで抵
抗・キャパシタ等の素子を取り付け、半導体チップと接
続されるボンディングワイヤはこのパッドに接続するこ
ととした半導体装置用パッケージである。
〔産業上の利用分野〕
本発明は半導体装置用パッケージの改良に関する。特に
、半導体装置の実装に要する占有面積を減少し、また、
静電耐量を向上する改良に関する。
〔従来の技術〕
半導体装置は、セラミックパッケージ、プラスチックパ
ッケージ等の半導体装置用パッケージに収納して使用さ
れるが、従来技術に係る半導体装置用パッケージは、単
に、半導体チップの機械的な固定・保護、外部雰囲気か
らの保護、放熱の手段、外部引き出し端子の保護手段等
として機イ距することを期待されている。そのため、従
来技術に係る半導体装置用パッケージは、第２図にその
平面図を示すように、半導体装置用パッケージ本体ｌに
、半導体チップ収容位置２と、リードワイヤ３と、ボン
ディングワイヤ４とを配設して構成されており１機能部
品は含んでいない。
〔発明が解決しようとする問題点〕
ところで、半導体装置を使用する回路には、抵抗やキャ
パシタ等の１段能部品が当然に付属するので、これらの
部品は、実装にあたって、半導体装置用パッケージの外
部に取り付けられていた。
そのため、半導体装置の実装に要する占有面積が大きい
という欠点があり、また、半導体装置の！Ａ造工程にお
いては、静電耐量が小さいという欠点があった。
本発明の目的は、これらの欠点を解消することにあり、
実装に要する占有面積が小さくすることができ、静電ｍ
ｆｆ１を大きくすることができる゛ト導体装首用パッケ
ージを提供することにある。
〔問題点を解決するための子役〕
上記の目的を達成するために本発明が採った１段は、半
導体チップ搭載領域の近傍に抵抗・キャパシタ等の素子
搭載用のパッドを付加し、このパッドとリードワイヤと
の間をまたいで抵抗・キャパシタ等の素子を取り付け、
半導体チップと接続されるボンディングワイヤはこのパ
ッドに接続することにある。
なお、抵抗・キャパシタ等の素子が不要なときは、ボン
ディングワイヤは直接リードワイヤと接続される。
〔作用〕
従来技術に係る半導体パフケージの内部には不使用空間
が残っているので、これを有効利用すれば、上記の欠点
を解消しうるとの若想を。
抵抗・キャパシタ等の素子を搭載する素子ｐ５佐用パッ
ドという概念を導入して具体化して完成したものである
。
〔実施例〕
以下１図面を参照しり覧、本発明の一実施例に係る半導
体装置用パッケージについてさらに説明する。
第１図参照 図は本発明の一実施例に係る半導体装置用パッケージの
構成図である。
図において、ｌは半導体装２ｍパッケージ本体であり、
セラミック材よりなる箱状部材またはプラスチック材の
成形体よりなる。２は半導体チップ搭載領域であり、金
属板よりなり、ここに半導体チップ５が乗せられる。３
はリードワイヤであり金属板よりなる。
６が本発明の要旨に係る抵抗・キャパシタ等の素子を搭
載する素子搭載用パッドであり、抵抗・キャパシタ等の
素子７は、この抵抗・キャパシタ等の素子ｉｔ用パッド
６とリードワイヤ３との間をまたいで取り付けられる。
そして、ボンディングワイヤ４は半導体チップ５と抵抗
・キャパシタ等の素子を搭載する素子搭載用パッド６ま
たはリードワイヤ３との間に設けられる。
なお、抵抗番キャパシタ等の素子７が不要なときは、ボ
ンディングワイヤ４が直接リードワイヤ３と接続される
ことは既に上記したとおりである。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体チップパッケ
ージは、半導体チップ搭載領域の近傍に抵抗・キャパシ
タ等の素子搭載用のパッドが付加され、このパッドとリ
ードワイヤとの間をまたいで抵抗・キャパシタ等の素子
が取り付けられ、半導体チップと接続されるボンディン
グワイヤはこのパッドに接続されることとされているの
で、実装に要する占有面積が小さく、静電耐量が大きい
、さらに、外付は部品数が減少することになり、ダンピ
ング抵抗会カップリングコンデンサ等を半導体装置用パ
ッケージ中に内蔵しうろことになる。
【図面の簡単な説明】
第１図は、本発明の一実施例に係る半導体装ご用パッケ
ージの構成図である。 第２図は、従来技術に係る半導体装置用パッケージの構
成図である。 ｌ・・・半導体装ユ用パッケージ本体。 ２・・Φ半導体チップ搭載領域、 ３日・リードワイヤ、 ４・・・ボンディングワイヤ、 ５・・・半導体チップ、 ６・・・素子塔載用パッド。 ７・φ・素子。 ＋　（’ｉ、、　）’ 代理人　弁理士　井桁貞−−８゜ ′１　　／′ 従来技術 第　２　図 本考案 第１０

Claims (1)

    【特許請求の範囲】
  1. 半導体チップ搭載領域（２）の近傍に、素子搭載用パッ
    ド（６）が設けられ、素子（７）は前記素子搭載用パッ
    ド（６）とリードワイヤ（３）との間をまたいで設けら
    れ、ボンディングワイヤ（４）は前記半導体チップ搭載
    領域（２）に搭載される半導体チップ（５）と前記素子
    搭載用パッド（６）との間を接続するように設けられる
    ことを特徴とする半導体装置用パッケージ。
JP16027086A 1986-07-08 1986-07-08 半導体装置用パツケ−ジ Pending JPS6315435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16027086A JPS6315435A (ja) 1986-07-08 1986-07-08 半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16027086A JPS6315435A (ja) 1986-07-08 1986-07-08 半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6315435A true JPS6315435A (ja) 1988-01-22

Family

ID=15711368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16027086A Pending JPS6315435A (ja) 1986-07-08 1986-07-08 半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6315435A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459350A (en) * 1993-01-13 1995-10-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed type semiconductor device
US6229201B1 (en) * 1997-02-18 2001-05-08 The Whitaker Corporation Integrated circuit having a parasitic resonance filter
US6380623B1 (en) * 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459350A (en) * 1993-01-13 1995-10-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed type semiconductor device
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US6229201B1 (en) * 1997-02-18 2001-05-08 The Whitaker Corporation Integrated circuit having a parasitic resonance filter
US6380623B1 (en) * 1999-10-15 2002-04-30 Hughes Electronics Corporation Microcircuit assembly having dual-path grounding and negative self-bias

Similar Documents

Publication Publication Date Title
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
JP2560805B2 (ja) 半導体装置
JP2983620B2 (ja) 半導体装置及びその製造方法
JPS5992556A (ja) 半導体装置
JPS6315435A (ja) 半導体装置用パツケ−ジ
JPS6028256A (ja) 半導体装置
JPH04162657A (ja) 半導体装置用リードフレーム
JPH0582582A (ja) 半導体装置
JP2896223B2 (ja) 樹脂封止型半導体装置
JPH0653266A (ja) 半導体装置
JPS58192335A (ja) 半導体装置
JP2507855B2 (ja) 半導体装置
JPH01282846A (ja) 混成集積回路
JP2522455B2 (ja) 半導体集積回路装置
JPH0199245A (ja) Ｉｃパッケージ
JPS61113267A (ja) 半導体装置
JPH04186667A (ja) 半導体装置
JPH01205457A (ja) システム化半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JP2562773Y2 (ja) 半導体集積回路素子
JPH01239962A (ja) 半導体装置
JPH1041454A (ja) マルチチップパッケージ構造
JPS629652A (ja) 半導体装置
JPS63153846A (ja) 半導体装置
JPH06252327A (ja) 半導体パッケージとその実装方法