JPS63147269A - 図面読取装置の試験方式 - Google Patents
図面読取装置の試験方式Info
- Publication number
- JPS63147269A JPS63147269A JP29548086A JP29548086A JPS63147269A JP S63147269 A JPS63147269 A JP S63147269A JP 29548086 A JP29548086 A JP 29548086A JP 29548086 A JP29548086 A JP 29548086A JP S63147269 A JPS63147269 A JP S63147269A
- Authority
- JP
- Japan
- Prior art keywords
- test
- reading
- drawing data
- data
- reading device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 33
- 238000010998 test method Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Processing Or Creating Images (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1丘欠1
本発明は図面読取装置の試験方式に関するものである。
先米且韮
図面読取装置は入力された図面を読取って図面データと
しこの図面データを符号化処理等の処理を行ってこれを
上位装置であるホストコンピュータへ送出する様になっ
ている。かかる図面読取装置では、上位装置であるホス
トコンピュータとの間のデータの授受が正しく行われて
いるかどうかを試験する必要があり、この場合、試験用
の入力図面を図面読取り手段により読取らせて行うよう
になっている。
しこの図面データを符号化処理等の処理を行ってこれを
上位装置であるホストコンピュータへ送出する様になっ
ている。かかる図面読取装置では、上位装置であるホス
トコンピュータとの間のデータの授受が正しく行われて
いるかどうかを試験する必要があり、この場合、試験用
の入力図面を図面読取り手段により読取らせて行うよう
になっている。
しかしながら、この方法では、試験結果が図面読取り手
段の図面読取り精度に左右されることになり、図面デー
タの授受という図面読取装置本来の基本機能試験を正確
になすことができないという欠点がある。
段の図面読取り精度に左右されることになり、図面デー
タの授受という図面読取装置本来の基本機能試験を正確
になすことができないという欠点がある。
発明の目的
本発明は上記従来ものの欠点を除去すべくなされたもの
であって、その目的とするところは、図面読取り精度に
何等関係なく装置本来の基本機能である図面データの授
受の試験を可能とした図面読取装置の試験方式を提供す
ることにある。
であって、その目的とするところは、図面読取り精度に
何等関係なく装置本来の基本機能である図面データの授
受の試験を可能とした図面読取装置の試験方式を提供す
ることにある。
発明の構成
本発明によれば、入力された図面を読取って図面データ
としこの図面データを処理してこれを上位装置へ送出す
る様に構成された図面読取部2の試験方式であって、予
め試験用の図面データを格納した記憶手段を設けておき
、試験指令に応答してこの記憶手段に格納されている試
験用の図面データを読出し、この図面データを処理して
前記上位装置へ送出する様にしたことを特徴とする図面
読取装置の試験方式が得られる。
としこの図面データを処理してこれを上位装置へ送出す
る様に構成された図面読取部2の試験方式であって、予
め試験用の図面データを格納した記憶手段を設けておき
、試験指令に応答してこの記憶手段に格納されている試
験用の図面データを読出し、この図面データを処理して
前記上位装置へ送出する様にしたことを特徴とする図面
読取装置の試験方式が得られる。
1直1
以下、図面を参照しつつ本発明の詳細な説明する。
図は本発明の実施例の構成を説明するブロック図である
。図面読取装置8の装置制御部1と上位装置であるホス
トコンピュータ7とがコマンドバス9にて接続されてお
り、また図面読取部@8のインタフェースυill!部
6と当該ホストコンピュータ7とがデータバス10にて
接続されている。
。図面読取装置8の装置制御部1と上位装置であるホス
トコンピュータ7とがコマンドバス9にて接続されてお
り、また図面読取部@8のインタフェースυill!部
6と当該ホストコンピュータ7とがデータバス10にて
接続されている。
図面読取部@8は入力図面を読取って図面データとする
図面読取部2と、試験用図面データが予め格納された読
出し専用メモリ部3と、図面読取部2及びメモリ部3の
図面データのいずれかを択一的に導出する図面入力部4
と、入力図面データを符号化等の処理をなす図面処理部
5と、この処理データをホストコンピュータ7へ送出す
るインタフェース制御部6とを有している。これ等各部
が装置制御部1により動作制御されるようになっている
。
図面読取部2と、試験用図面データが予め格納された読
出し専用メモリ部3と、図面読取部2及びメモリ部3の
図面データのいずれかを択一的に導出する図面入力部4
と、入力図面データを符号化等の処理をなす図面処理部
5と、この処理データをホストコンピュータ7へ送出す
るインタフェース制御部6とを有している。これ等各部
が装置制御部1により動作制御されるようになっている
。
かかる構成において、通常の図面読取り動作では、図面
入力部4は図面読取部2の出力を選択して図面処理部5
へ読取図面データを供給している。
入力部4は図面読取部2の出力を選択して図面処理部5
へ読取図面データを供給している。
一方、図面読取装置8の試験時には、ホストコンピュー
タ7からコマンドバス9を介して送出されてくる試験指
示に応答して、装置制御部1は図面入力部4に対して読
出し専用メモリ3内の試験用図面データを読出し選択す
るよう指示する。この選択された試験用図面データは図
面処理部5へ供給されて符号化等の処理を受け、インタ
フェース制御部6からデータバス10を介してホストコ
ンピュータ7へ図面データが送出されることになる。
タ7からコマンドバス9を介して送出されてくる試験指
示に応答して、装置制御部1は図面入力部4に対して読
出し専用メモリ3内の試験用図面データを読出し選択す
るよう指示する。この選択された試験用図面データは図
面処理部5へ供給されて符号化等の処理を受け、インタ
フェース制御部6からデータバス10を介してホストコ
ンピュータ7へ図面データが送出されることになる。
この場合、読出し専用メモリ部3に予め格納されている
試験用図面データに対してホストコンピュータ7へ送出
されるべき正しいデータ(期待値)と、実際にホストコ
ンピュータ7へ送出されてきたデータとを比較すること
により、図面入力部4にて入力された図面データが図面
処理部5及びインタフェース制御部6によって夫々正し
く伝送されてきているか否かが試験可能となるものであ
る。
試験用図面データに対してホストコンピュータ7へ送出
されるべき正しいデータ(期待値)と、実際にホストコ
ンピュータ7へ送出されてきたデータとを比較すること
により、図面入力部4にて入力された図面データが図面
処理部5及びインタフェース制御部6によって夫々正し
く伝送されてきているか否かが試験可能となるものであ
る。
試験の際には、図面読取部2は何等試験動作に無関係と
してシステムから切離して動作可能となっているので、
この図面読取部2の読取り精度とは関係なく試験用図面
データのホストコンピュータ7との間の授受の試験が正
確に実行可能となるのである。
してシステムから切離して動作可能となっているので、
この図面読取部2の読取り精度とは関係なく試験用図面
データのホストコンピュータ7との間の授受の試験が正
確に実行可能となるのである。
LLQと1男
上記の如く、本発明によれば、試験時に予めメモリ部に
格納されている試験用データを読出してこのデータを以
降の回路部を介してホストコンピュータへ送出するよう
にしているので、図面読取部は試験の際に切離して考え
ることができ、よって図面読取部の読取り精度とは無関
係に図面データの授受という装置本来の基本機能の試験
が正しく行われ得るという効果がある。
格納されている試験用データを読出してこのデータを以
降の回路部を介してホストコンピュータへ送出するよう
にしているので、図面読取部は試験の際に切離して考え
ることができ、よって図面読取部の読取り精度とは無関
係に図面データの授受という装置本来の基本機能の試験
が正しく行われ得るという効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
2・・・・・・図面読取部
3・・・・・・読出し専用メモリ部
4・・・・・・図面入力部
5・・・・・・図面処理部
7・・・・・・ホストコンピュータ
8・・・・・・図面読取装置
Claims (1)
- 入力された図面を読取って図面データとしこの図面デー
タを処理してこれを上位装置へ送出する様に構成された
図面読取装置の試験方式であって、予め試験用の図面デ
ータを格納した記憶手段を設けておき、試験指令に応答
してこの記憶手段に格納されている試験用の図面データ
を読出し、この図面データを処理して前記上位装置へ送
出する様にしたことを特徴とする図面読取装置の試験方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29548086A JPS63147269A (ja) | 1986-12-11 | 1986-12-11 | 図面読取装置の試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29548086A JPS63147269A (ja) | 1986-12-11 | 1986-12-11 | 図面読取装置の試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63147269A true JPS63147269A (ja) | 1988-06-20 |
Family
ID=17821147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29548086A Pending JPS63147269A (ja) | 1986-12-11 | 1986-12-11 | 図面読取装置の試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63147269A (ja) |
-
1986
- 1986-12-11 JP JP29548086A patent/JPS63147269A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860009351A (ko) | 입출력 제어 시스템 | |
JPH0776932B2 (ja) | デ−タ伝送方式 | |
JPS63147269A (ja) | 図面読取装置の試験方式 | |
EP0230536B1 (en) | I/o processor for programmable sequence controller | |
JP2995947B2 (ja) | コマンドコンバータ | |
KR19990026343A (ko) | 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로 | |
JPS62173896A (ja) | 自動測定装置 | |
JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
JP2773483B2 (ja) | 半導体試験装置 | |
JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
JP2561366B2 (ja) | 機能確認機能を有するデータ転送装置 | |
JP2808966B2 (ja) | プローバ | |
JPH0612270A (ja) | テスト回路 | |
KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
JPH05290589A (ja) | 半導体集積回路 | |
JP2675081B2 (ja) | 演算処理方式 | |
JPS6218072B2 (ja) | ||
JPH11103307A (ja) | トリガ機能を持つ伝送システム及びその入出力信号の時間間隔測定方法 | |
JPH0587850B2 (ja) | ||
JPH1040125A (ja) | マイクロコンピュータ | |
JPS61151746A (ja) | デ−タエラ−の処理方法 | |
JPS58197538A (ja) | 端末制御装置 | |
JPH04314259A (ja) | 画像データ収録装置における状態解析方法 | |
JPH02141835A (ja) | オンラインシステムのテスト処理方法 | |
JPS63150750A (ja) | 疑似信号入力方式 |