JPS63146149A - ダイレクトメモリアクセス転送装置 - Google Patents
ダイレクトメモリアクセス転送装置Info
- Publication number
- JPS63146149A JPS63146149A JP29402586A JP29402586A JPS63146149A JP S63146149 A JPS63146149 A JP S63146149A JP 29402586 A JP29402586 A JP 29402586A JP 29402586 A JP29402586 A JP 29402586A JP S63146149 A JPS63146149 A JP S63146149A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer
- bus line
- memory access
- direct memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ダイレクトメモリアクセスコントローラ（以
下、ＤＭＡＣと略す）を用いてメモリと周辺機器とのデ
ータ転送を行なう装置に関するものである。
下、ＤＭＡＣと略す）を用いてメモリと周辺機器とのデ
ータ転送を行なう装置に関するものである。
従来の技術
従来、バスラインの状態に関係な（ＤＭＡＣを用いてメ
モリと周辺機器とのデー°夕転送を行なう装置が存在す
る。第３図は従来システムのブロック図であり、３０１
は中央演算処理装置（以下、ＣＰＵと略す）、３０２は
ＤＭＡＣ，３０３は周辺機器１．３０４は周辺機器２，
３０６はメモリである。ＣＰＵは、バスを用いてメモリ
と周辺機器の間のデータ転送の必要が生じると、ＤＭＡ
Ｃヘダイレクトメモリアクセス（以下、ＤＭＡと略す）
転送の要求および転送に必要な情報を送る。このＤＭＡ
転送要求を受けて、ＤＭＡＣはメモリと周辺機器とのデ
ータ転送を行なう。ＤＭＡＣは、ＣＰＵからの要求に対
し、バスラインの使用状態に関係なくデータ転送を行な
う。従って、同時に複数の周辺機器とメモリ間のＤＭＡ
転送が行なわれる。
モリと周辺機器とのデー°夕転送を行なう装置が存在す
る。第３図は従来システムのブロック図であり、３０１
は中央演算処理装置（以下、ＣＰＵと略す）、３０２は
ＤＭＡＣ，３０３は周辺機器１．３０４は周辺機器２，
３０６はメモリである。ＣＰＵは、バスを用いてメモリ
と周辺機器の間のデータ転送の必要が生じると、ＤＭＡ
Ｃヘダイレクトメモリアクセス（以下、ＤＭＡと略す）
転送の要求および転送に必要な情報を送る。このＤＭＡ
転送要求を受けて、ＤＭＡＣはメモリと周辺機器とのデ
ータ転送を行なう。ＤＭＡＣは、ＣＰＵからの要求に対
し、バスラインの使用状態に関係なくデータ転送を行な
う。従って、同時に複数の周辺機器とメモリ間のＤＭＡ
転送が行なわれる。
発明が解決しようとする問題点
しかしながら上記のような構成では、バスラインの使用
状態を監視していないために、占有使用でなければ正し
くＤＭＡ転送できない周辺機器がＤＭＡ転送を行なって
いる最中に、ＣＰＵから他の周辺機器へＤＭＡ転送要求
を行なうと、後から要求されたＤＭＡ転送も行なわれて
しまう。この時、先に行なわれていたＤＭＡ転送は失敗
に終わり、再度の転送が必要になる。あるいは、最悪の
場合には再度の転送では再現ができなくなったりすると
いう問題点を有していた。
状態を監視していないために、占有使用でなければ正し
くＤＭＡ転送できない周辺機器がＤＭＡ転送を行なって
いる最中に、ＣＰＵから他の周辺機器へＤＭＡ転送要求
を行なうと、後から要求されたＤＭＡ転送も行なわれて
しまう。この時、先に行なわれていたＤＭＡ転送は失敗
に終わり、再度の転送が必要になる。あるいは、最悪の
場合には再度の転送では再現ができなくなったりすると
いう問題点を有していた。
本発明はかかる点に鑑み、バスの使用状態を監視し、バ
スの使用管理を行なうバス使用状態管理手段を備えたダ
イレクトメモリアクセス転送装置を提供することを目的
とする。
スの使用管理を行なうバス使用状態管理手段を備えたダ
イレクトメモリアクセス転送装置を提供することを目的
とする。
問題点を解決するための手段
本発明は、ある周辺機器がバスラインを使用中に占有使
用モードでＤＭＡデータ転送要求を行なった場合、およ
び、バスラインの占有使用中に任意モードでＤＭＡデー
タ転送要求を行なった場合、その時点では後から要求さ
れたバスラインの使用は保留し、バスライン解放時に保
留されていた実際のＤＭＡデータ転送を行ない、その他
の条件下のＤＭＡデータ転送要求の場合には、その時点
ですぐに後からの要求も受理し、実際のＤＭＡデータ転
送を行なう機能を有するパス使用状態管理手段を備えた
ダイレクトメモリアクセス転送装置である。
用モードでＤＭＡデータ転送要求を行なった場合、およ
び、バスラインの占有使用中に任意モードでＤＭＡデー
タ転送要求を行なった場合、その時点では後から要求さ
れたバスラインの使用は保留し、バスライン解放時に保
留されていた実際のＤＭＡデータ転送を行ない、その他
の条件下のＤＭＡデータ転送要求の場合には、その時点
ですぐに後からの要求も受理し、実際のＤＭＡデータ転
送を行なう機能を有するパス使用状態管理手段を備えた
ダイレクトメモリアクセス転送装置である。
作 用
本発明は前記した構成により、バスの使用状態に応じて
バスの使用要求を管理することが可能である。
バスの使用要求を管理することが可能である。
実施例
第１図は、本発明の一実施例のブロック図である。第１
図において、１０１は中央演算処理装置（ＣＰＵ）、１
０２はバスラインを監視しながらバスの使用を管理する
バス状態管理手段、１０３はダイレクトメモリアクセス
コントローラ（ＤＭＡＣ）、１０４は周辺機器１，１０
５は周辺機器２，１０６は周辺機器３，１０７はメモリ
である。
図において、１０１は中央演算処理装置（ＣＰＵ）、１
０２はバスラインを監視しながらバスの使用を管理する
バス状態管理手段、１０３はダイレクトメモリアクセス
コントローラ（ＤＭＡＣ）、１０４は周辺機器１，１０
５は周辺機器２，１０６は周辺機器３，１０７はメモリ
である。
本実施例のＤＭＡ転送装置の動作例を示す。
ＣＰＵ１０１は、バスラインを用いてメモリ１０７と周
辺機器（１０４、１０５、１０６、−・−・） ＋７）
間のデータ転送の必要が生じると、バス状態管理手段１
０２ヘダイレクトメモリアクセス（ＤＭＡ）転送の際の
バスライン使用モード（占有／非占有）および実際のＤ
ＭＡ転送に必要な情報（メモリアドレス、転送方向、転
送サイズ等）を送る。バス状態管理手段１０２では、バ
スラインの現在の使用状態を管理しているから、ＣＰＵ
がらのＤＭＡ転送要求を受けて、第２図の状態遷移図に
従ったアルゴリズムでバス要求に対し即使用か保留かを
決定する。第２図の説明は、後述する。使用が保留され
た場合には、バスラインの解放時に再度のバス要求から
実行される。バスの使用が決定すると、バス状態管理手
段１０２はＤＭＡＣｌＯ３に対してＤＭＡ転送要求を出
す。ＤＭＡＣｌＯ３は、バス状態管理手段１０２からの
要求に対し、バスラインの使用状態に関係なくメモリと
周辺機器とのデータ転送を行なう。従って、バス状態管
理手段１０２の管理下で、同時に複数の周辺機器とメモ
リ間のＤＭＡ転送が行なわれることもある。
辺機器（１０４、１０５、１０６、−・−・） ＋７）
間のデータ転送の必要が生じると、バス状態管理手段１
０２ヘダイレクトメモリアクセス（ＤＭＡ）転送の際の
バスライン使用モード（占有／非占有）および実際のＤ
ＭＡ転送に必要な情報（メモリアドレス、転送方向、転
送サイズ等）を送る。バス状態管理手段１０２では、バ
スラインの現在の使用状態を管理しているから、ＣＰＵ
がらのＤＭＡ転送要求を受けて、第２図の状態遷移図に
従ったアルゴリズムでバス要求に対し即使用か保留かを
決定する。第２図の説明は、後述する。使用が保留され
た場合には、バスラインの解放時に再度のバス要求から
実行される。バスの使用が決定すると、バス状態管理手
段１０２はＤＭＡＣｌＯ３に対してＤＭＡ転送要求を出
す。ＤＭＡＣｌＯ３は、バス状態管理手段１０２からの
要求に対し、バスラインの使用状態に関係なくメモリと
周辺機器とのデータ転送を行なう。従って、バス状態管
理手段１０２の管理下で、同時に複数の周辺機器とメモ
リ間のＤＭＡ転送が行なわれることもある。
第２図の状態遷移図は、以下のようなアルゴリズムを示
している。
している。
（１）バスライン状態がバスフリー状態の時、占有使用
モードで要求があると、要求が受理されて、即ＤＭＡ転
送を行ない、バスライン状態は占有使用中状態になる。
モードで要求があると、要求が受理されて、即ＤＭＡ転
送を行ない、バスライン状態は占有使用中状態になる。
同じく、バスフリー状態の時に、非占有使用モードで要
求があると、要求が受理されて、即ＤＭＡ転送を行ない
、バスライン状態は非占有使用中状態になる。
求があると、要求が受理されて、即ＤＭＡ転送を行ない
、バスライン状態は非占有使用中状態になる。
（謁 バスライン状態が占有使用中状態の時、占有使用
モードで要求があると、要求は保留されて、バスライン
状態は保留状態１になる。同じく、占有使用中状態の時
に、非占有使用モードで要求があると、要求は保留され
て、バスライン状態は保留状態２になる。
モードで要求があると、要求は保留されて、バスライン
状態は保留状態１になる。同じく、占有使用中状態の時
に、非占有使用モードで要求があると、要求は保留され
て、バスライン状態は保留状態２になる。
（嬶 バスライン状態が非占有使用中状態の時、占有使
用モードで要求があると、要求は保留されて、バスライ
ン状態は保留状態１になる。同じく、非占有使用中状態
の時に、非占有使用モードで要求があると、要求が受理
されて、即ＤＭＡ転送を行ない、バスライン状態はその
まま非占有使用中状態である。
用モードで要求があると、要求は保留されて、バスライ
ン状態は保留状態１になる。同じく、非占有使用中状態
の時に、非占有使用モードで要求があると、要求が受理
されて、即ＤＭＡ転送を行ない、バスライン状態はその
まま非占有使用中状態である。
（４バスライン状態が保留状態１の時に、）（スライン
の解放が発生すると、バスラインを占有で使用するモー
ドでバスライン獲得を試みる。
の解放が発生すると、バスラインを占有で使用するモー
ドでバスライン獲得を試みる。
もし、バスラインが使用中状態（非占有使用中状態、占
有使用中状態）ならば、そのまま保留状態１である。も
し、バスラインがノ（スフリー状態ならば、保留されて
いたＤＭＡを再開して、実際のＤＭＡ転送を行なう。こ
の時、）（スライン状態は占有使用中状態になる。
有使用中状態）ならば、そのまま保留状態１である。も
し、バスラインがノ（スフリー状態ならば、保留されて
いたＤＭＡを再開して、実際のＤＭＡ転送を行なう。こ
の時、）（スライン状態は占有使用中状態になる。
（６）バスライン状態が保留状態２０時に、ノ（スライ
ンの解放が発生すると、）（スラインを非占有で使用す
るモードでバスライン獲得を試みる。
ンの解放が発生すると、）（スラインを非占有で使用す
るモードでバスライン獲得を試みる。
もし、バスラインが占有使用中状態ならば、その唖ま保
留状態２である。もし、バスラインがパスフリー状態ま
だは非占有使用中状態ならば、保留されていたＤＭＡを
再開して、実際の麓転送を行なう。この時、バスライン
状態は非占有使用中状態になる。
留状態２である。もし、バスラインがパスフリー状態ま
だは非占有使用中状態ならば、保留されていたＤＭＡを
再開して、実際の麓転送を行なう。この時、バスライン
状態は非占有使用中状態になる。
前述したように、従来は、バスラインの使用状態に関係
な（ＤＭＡ転送を行なっていたために、ＤＭＡ転送に失
敗することがあったが、本発明では、パス状態管理手段
１０２を設けることによシ、バスラインの現在の使用状
態によって、次に要求されたＤＭＡ転送（ＤＭＡ転送モ
ードも要求時に添える）を行なうか保留しておくかを決
定することが可能となり（この決定アルゴリズムは、第
２図の状態遷移図に従う）、ＤＭＡ転送の失敗がなくな
る。
な（ＤＭＡ転送を行なっていたために、ＤＭＡ転送に失
敗することがあったが、本発明では、パス状態管理手段
１０２を設けることによシ、バスラインの現在の使用状
態によって、次に要求されたＤＭＡ転送（ＤＭＡ転送モ
ードも要求時に添える）を行なうか保留しておくかを決
定することが可能となり（この決定アルゴリズムは、第
２図の状態遷移図に従う）、ＤＭＡ転送の失敗がなくな
る。
発明の詳細
な説明したように、本発明によれば、バスラインの使用
競合による効率低下をなくすことができ、その実用的効
果は大きい。
競合による効率低下をなくすことができ、その実用的効
果は大きい。
第１図は本発明における一実施例のブロック図、第２図
はパス使用状態管理手段の状態遷移図、第３図は従来例
のブロック図である。 １ｏ１・・・・・・中央演算処理装置（ＣＰＵ）、１０
２・・・・・・パス状態管理手段、１０３・・・・・・
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）、
１０４・・・・・・周辺機器１．１０６・・・・・・周
辺機器２．１０６・・・・・・周辺機器３．１０７・・
・・・・メモリ、３０１・・・・・・中央演算処理装置
（ＣＰＵ）、３０２−・−・・−ＤＭＡＣ。 ３０３・・・・・・周辺機器１．３０４・・・・・・周
辺機器２．３０６・・・・・・メモリ。
はパス使用状態管理手段の状態遷移図、第３図は従来例
のブロック図である。 １ｏ１・・・・・・中央演算処理装置（ＣＰＵ）、１０
２・・・・・・パス状態管理手段、１０３・・・・・・
ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）、
１０４・・・・・・周辺機器１．１０６・・・・・・周
辺機器２．１０６・・・・・・周辺機器３．１０７・・
・・・・メモリ、３０１・・・・・・中央演算処理装置
（ＣＰＵ）、３０２−・−・・−ＤＭＡＣ。 ３０３・・・・・・周辺機器１．３０４・・・・・・周
辺機器２．３０６・・・・・・メモリ。
Claims (1)
- ダイレクトメモリアクセスコントローラを用いてメモリ
と周辺機器とのデータ転送を行なう際に、ダイレクトメ
モリアクセス転送に必要な情報と、バスラインを占有使
用するモードでダイレクトメモリアクセスデータ転送を
行なうのか、非占有使用のモードでダイレクトメモリア
クセスデータ転送を行なうのかを指定する情報とを入力
とするバス使用状態管理手段を備え、前記バス使用状態
管理手段が、バスライン使用中での占有使用モードのダ
イレクトメモリアクセスデータ転送要求および、バスラ
インの占有使用中での任意モードのダイレクトアクセス
データ転送要求に対し、その時点でのバスラインの使用
は保留し、バスライン解放時に保留されていた実際のダ
イレクトメモリアクセスデータ転送を行ない、その他の
条件下のダイレクトメモリアクセスデータ転送要求に対
しては、そのまま実際のダイレクトメモリアクセスデー
タ転送を行なう機能を有することを特徴とするダイレク
トメモリアクセス転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29402586A JPS63146149A (ja) | 1986-12-10 | 1986-12-10 | ダイレクトメモリアクセス転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29402586A JPS63146149A (ja) | 1986-12-10 | 1986-12-10 | ダイレクトメモリアクセス転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63146149A true JPS63146149A (ja) | 1988-06-18 |
Family
ID=17802284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29402586A Pending JPS63146149A (ja) | 1986-12-10 | 1986-12-10 | ダイレクトメモリアクセス転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63146149A (ja) |
-
1986
- 1986-12-10 JP JP29402586A patent/JPS63146149A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63146149A (ja) | ダイレクトメモリアクセス転送装置 | |
| EP0860767B1 (en) | Disk control apparatus | |
| JPS58182737A (ja) | 情報処理装置 | |
| JP3481357B2 (ja) | Ｄｍａデータ転送制御方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH10313345A (ja) | 通信制御装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH04106651A (ja) | システムバスの制御装置 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPS626359A (ja) | コンピュータシステム | |
| JPS5920128B2 (ja) | 入出力制御装置 | |
| JPH05210613A (ja) | 周辺装置接続方式 | |
| JPS63203057A (ja) | フアクシミリ複数回線送信装置 | |
| JPH02219155A (ja) | バス接続処理方式 | |
| JPH05151145A (ja) | システムバス制御装置 | |
| JPH0553975A (ja) | バス制御装置 | |
| JP2002232457A (ja) | 情報処理システム | |
| JPH03246740A (ja) | ネットワークにおける通信パス管理方式 | |
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPH113310A (ja) | ダイレクトメモリアクセスリクエスト制御装置 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 |