JPH10313345A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH10313345A JPH10313345A JP9122467A JP12246797A JPH10313345A JP H10313345 A JPH10313345 A JP H10313345A JP 9122467 A JP9122467 A JP 9122467A JP 12246797 A JP12246797 A JP 12246797A JP H10313345 A JPH10313345 A JP H10313345A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transmission
- control
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 他の装置との間でデータ通信を行う際に、Ｈ
／Ｗ制御のみでフロー制御を行うことができる通信制御
装置を提供すること。 【解決手段】 カウンタ５０は対向装置から送信されて
いるデータのメモリ４０に格納できるデータ量の最大値
が設定される。ＤＭＡコントローラ３０は、対向装置か
ら送信され、シリアルコントローラ６０が受信したデー
タをメモリ４０へＤＭＡ転送し、転送したデータ量だけ
カウンタ５０をカウントアップする。カウンタ５０のカ
ウント値が設定された最大値以上になった場合、カウン
タ５０は対向装置へＲＳ信号を出力する。また、対向装
置へデータを送出している場合であって、対向装置から
ＣＳ信号が送出された場合には、ＤＭＡコントローラ３
０はメモリ４０からシリアルコントローラ６０へのＤＭ
Ａ転送を中止する。
／Ｗ制御のみでフロー制御を行うことができる通信制御
装置を提供すること。 【解決手段】 カウンタ５０は対向装置から送信されて
いるデータのメモリ４０に格納できるデータ量の最大値
が設定される。ＤＭＡコントローラ３０は、対向装置か
ら送信され、シリアルコントローラ６０が受信したデー
タをメモリ４０へＤＭＡ転送し、転送したデータ量だけ
カウンタ５０をカウントアップする。カウンタ５０のカ
ウント値が設定された最大値以上になった場合、カウン
タ５０は対向装置へＲＳ信号を出力する。また、対向装
置へデータを送出している場合であって、対向装置から
ＣＳ信号が送出された場合には、ＤＭＡコントローラ３
０はメモリ４０からシリアルコントローラ６０へのＤＭ
Ａ転送を中止する。
Description
【０００１】
【発明の属する技術分野】本発明は、通信制御装置に係
り、特に通信制御装置と他の通信制御装置との間でフロ
ー制御を用いてシリアルデータ通信を行う通信制御装置
に関する。
り、特に通信制御装置と他の通信制御装置との間でフロ
ー制御を用いてシリアルデータ通信を行う通信制御装置
に関する。
【０００２】
【従来の技術】パーソナルコンピュータ等の装置におい
て、他のパーソナルコンピュータ等の装置とデータの授
受を行う場合には、シリアルデータ通信によって行うの
が一般的である。歴史的背景からパーソナルコンピュー
タにはＲＳ−２３２Ｃの規格が設けられており、コンピ
ュータ同士をＲＳ−２３２Ｃのクロスケーブルで接続す
るのみで他に機器を必要とせずデータの授受が安価に行
えるため、広く用いられている。
て、他のパーソナルコンピュータ等の装置とデータの授
受を行う場合には、シリアルデータ通信によって行うの
が一般的である。歴史的背景からパーソナルコンピュー
タにはＲＳ−２３２Ｃの規格が設けられており、コンピ
ュータ同士をＲＳ−２３２Ｃのクロスケーブルで接続す
るのみで他に機器を必要とせずデータの授受が安価に行
えるため、広く用いられている。
【０００３】一般的に、パーソナルコンピュータ等の装
置の間でデータの授受を行う場合、各々の装置の処理速
度やメモリ等の記憶装置の容量によって、正常に通信が
行えない場合がある。例えば、送信側の装置は通信に処
理を１００％費やすことができる状況にあり、受信側が
通信以外の他の処理を行わなければならず、通信に関す
る処理能力を殆ど費やせない状況の場合である。
置の間でデータの授受を行う場合、各々の装置の処理速
度やメモリ等の記憶装置の容量によって、正常に通信が
行えない場合がある。例えば、送信側の装置は通信に処
理を１００％費やすことができる状況にあり、受信側が
通信以外の他の処理を行わなければならず、通信に関す
る処理能力を殆ど費やせない状況の場合である。
【０００４】このような状況においても、データ通信が
正常に行えるようにフロー制御が用いられる。例えばＲ
Ｓ−２３２Ｃケーブルで接続された２つの装置の間で通
信を行う場合を考えると、一方の装置がデータ受信の過
程で、送り込まれるデータ量が受信能力やデータ処理能
力を上回り、その結果、データを受信できない状態にな
った場合には、一時的にデータ送信を止めるための要求
を他方の装置に出力し、また、その後、データの受信が
可能になった場合には、データ送信の再開を他方の装置
に要求する。このデータ送信の中断、再開の制御を一般
的にフロー制御と呼んでいる。
正常に行えるようにフロー制御が用いられる。例えばＲ
Ｓ−２３２Ｃケーブルで接続された２つの装置の間で通
信を行う場合を考えると、一方の装置がデータ受信の過
程で、送り込まれるデータ量が受信能力やデータ処理能
力を上回り、その結果、データを受信できない状態にな
った場合には、一時的にデータ送信を止めるための要求
を他方の装置に出力し、また、その後、データの受信が
可能になった場合には、データ送信の再開を他方の装置
に要求する。このデータ送信の中断、再開の制御を一般
的にフロー制御と呼んでいる。
【０００５】フロー制御の方式としては二種類の方式が
ある。一つは例えばＸｏｎ／Ｘｏｆｆの制御コードを使
用したソフトウェアによる制御（以下、「Ｓ／Ｗ制御」
と称する）である。各々の装置は、受信データや送信デ
ータを一時的に記憶する記憶装置を設けているが、記憶
容量をソフトウェア的に監視して、通信の一時停止を行
ったり、一時停止している通信を再開したりする制御が
Ｓ／Ｗ制御である。つまり、一方の装置は、送信される
データを記憶するための容量が少なくなった場合に他方
の装置に対してデータ送信の一時停止を要求する場合に
Ｘｏｆｆコード（１３ｈ）を、また、送信再開を求める
場合にＸｏｎコード（１１ｈ）を送信する。同様に、他
方の装置も、送信されるデータを記憶するための容量が
少なくなった場合に、一方の装置に対してデータ送信の
一時停止を要求する場合にもＸｏｆｆコードを送信し、
送信再開を求める場合にＸｏｎコードを一方の装置に送
信する。
ある。一つは例えばＸｏｎ／Ｘｏｆｆの制御コードを使
用したソフトウェアによる制御（以下、「Ｓ／Ｗ制御」
と称する）である。各々の装置は、受信データや送信デ
ータを一時的に記憶する記憶装置を設けているが、記憶
容量をソフトウェア的に監視して、通信の一時停止を行
ったり、一時停止している通信を再開したりする制御が
Ｓ／Ｗ制御である。つまり、一方の装置は、送信される
データを記憶するための容量が少なくなった場合に他方
の装置に対してデータ送信の一時停止を要求する場合に
Ｘｏｆｆコード（１３ｈ）を、また、送信再開を求める
場合にＸｏｎコード（１１ｈ）を送信する。同様に、他
方の装置も、送信されるデータを記憶するための容量が
少なくなった場合に、一方の装置に対してデータ送信の
一時停止を要求する場合にもＸｏｆｆコードを送信し、
送信再開を求める場合にＸｏｎコードを一方の装置に送
信する。
【０００６】もう一つの方式は、ＲＳ／ＣＳの制御信号
線を使用したハードウェアによるフロー制御（以下、
「Ｈ／Ｗ制御」と称す）である。Ｈ／Ｗ制御方法では、
一方の装置は、他方の装置に対してデータ送信の一時停
止を要求する場合にはＲＳ（送信要求）の信号線を
“０”に、また、送信再開を求める場合にはＲＳ信号線
を“１”にして、要求を他方の装置に知らせる制御を行
う。逆に、他方の装置は、一方の装置に対してデータ送
信の一時停止を要求する場合にはＣＳ（送信可）の信号
線を“０”に、また、送信再開を求める場合にはＣＳ信
号線を“１”にして、要求を一方の装置に知らせる制御
を行う。
線を使用したハードウェアによるフロー制御（以下、
「Ｈ／Ｗ制御」と称す）である。Ｈ／Ｗ制御方法では、
一方の装置は、他方の装置に対してデータ送信の一時停
止を要求する場合にはＲＳ（送信要求）の信号線を
“０”に、また、送信再開を求める場合にはＲＳ信号線
を“１”にして、要求を他方の装置に知らせる制御を行
う。逆に、他方の装置は、一方の装置に対してデータ送
信の一時停止を要求する場合にはＣＳ（送信可）の信号
線を“０”に、また、送信再開を求める場合にはＣＳ信
号線を“１”にして、要求を一方の装置に知らせる制御
を行う。
【０００７】ところで、フロー制御を行う場合には、Ｒ
Ｓ−２３２Ｃで接続された各々の装置が同一のフロー制
御を用いなければ正常にフロー制御を行うことはできな
い。特開平７−１０７２０５号公報には、Ｓ／Ｗ制御を
行う端末とＨ／Ｗ制御を行う端末とがＩＳＤＮ回線を介
して通信を行う場合に、Ｈ／Ｗ制御で用いられるＲＳ／
ＣＳ信号をＸｏｎコードやＸｏｆｆコードに変換して各
々の装置の間で正常にフロー制御が行えるようにした技
術が開示されている。
Ｓ−２３２Ｃで接続された各々の装置が同一のフロー制
御を用いなければ正常にフロー制御を行うことはできな
い。特開平７−１０７２０５号公報には、Ｓ／Ｗ制御を
行う端末とＨ／Ｗ制御を行う端末とがＩＳＤＮ回線を介
して通信を行う場合に、Ｈ／Ｗ制御で用いられるＲＳ／
ＣＳ信号をＸｏｎコードやＸｏｆｆコードに変換して各
々の装置の間で正常にフロー制御が行えるようにした技
術が開示されている。
【０００８】また、特開昭６１−６３１４０号公報に開
示される多重集配信装置のデータ抑止解除方法では、１
台のホストコンピュータと複数の端末との間でフロー制
御を行う技術が開示されている。この技術では、ホスト
コンピュータに多重集配線装置を接続し、この多重集配
線装置と各端末とを変復調装置を介して接続するもので
ある。上記構成においてフロー制御を行う場合には、端
末からデータ抑止制御キャラクタが送信された場合にこ
の端末へのデータ送信は中止し、その後その端末からデ
ータ抑止解除制御キャラクタが送信された場合にその端
末へのデータ送信を再開するものである。また、上記公
報には、上記のフロー制御においてデータ抑止解除制御
キャラクタの受信の他に、多重集配線装置と端末装置間
に設置された変復調装置のキャリア信号を監視し、この
キャリア信号がオフになったことを検出して端末装置に
対するデータ抑止状態を解除するようにした技術が開示
されている。
示される多重集配信装置のデータ抑止解除方法では、１
台のホストコンピュータと複数の端末との間でフロー制
御を行う技術が開示されている。この技術では、ホスト
コンピュータに多重集配線装置を接続し、この多重集配
線装置と各端末とを変復調装置を介して接続するもので
ある。上記構成においてフロー制御を行う場合には、端
末からデータ抑止制御キャラクタが送信された場合にこ
の端末へのデータ送信は中止し、その後その端末からデ
ータ抑止解除制御キャラクタが送信された場合にその端
末へのデータ送信を再開するものである。また、上記公
報には、上記のフロー制御においてデータ抑止解除制御
キャラクタの受信の他に、多重集配線装置と端末装置間
に設置された変復調装置のキャリア信号を監視し、この
キャリア信号がオフになったことを検出して端末装置に
対するデータ抑止状態を解除するようにした技術が開示
されている。
【０００９】
【発明が解決しようとする課題】ところで、従来の通信
制御装置においては、ソフトウェアによってＲＳ／ＣＳ
信号を常に監視し、ソフトウェアの判断によってフロー
制御を行っているため、Ｓ／Ｗ制御はＨ／Ｗ制御に比べ
た場合、システム効率の低下、及び信頼性の低下を招い
てしまうという問題がある。また、従来の通信制御装置
は、通信データの入出力もまたＳ／Ｗ制御を介在して行
っており、Ｓ／Ｗ制御はＨ／Ｗ制御に比べた場合、処理
に時間を要するので、システム効率の低下及び信頼性の
低下を引き起こすという問題がある。
制御装置においては、ソフトウェアによってＲＳ／ＣＳ
信号を常に監視し、ソフトウェアの判断によってフロー
制御を行っているため、Ｓ／Ｗ制御はＨ／Ｗ制御に比べ
た場合、システム効率の低下、及び信頼性の低下を招い
てしまうという問題がある。また、従来の通信制御装置
は、通信データの入出力もまたＳ／Ｗ制御を介在して行
っており、Ｓ／Ｗ制御はＨ／Ｗ制御に比べた場合、処理
に時間を要するので、システム効率の低下及び信頼性の
低下を引き起こすという問題がある。
【００１０】本発明は、上記事情に鑑みてなされたもの
であり、他の装置との間でデータ通信を行う際に、Ｈ／
Ｗ制御のみでフロー制御を行うことができる通信制御装
置を提供することを目的とする。
であり、他の装置との間でデータ通信を行う際に、Ｈ／
Ｗ制御のみでフロー制御を行うことができる通信制御装
置を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、対向装置と接続され、該対向装置との間
で行われるデータ通信の制御を行う通信制御装置であっ
て、受信データを格納するメモリと、前記メモリに格納
される受信データの量を計数するとともに、前記メモリ
に格納されるデータ量の最大値が設定され、該計数値が
該最大値以上の場合には前記対向装置に送信禁止を示す
ＲＳ信号を送出する計数手段とを具備することを特徴と
する。また、本発明は、前記対向装置から送信されてく
るデータを受信するとともに、前記対向装置へデータを
送信する送受信手段と、前記送受信手段が受信したデー
タを前記メモリへ転送するとともに、前記メモリに記憶
されたデータを前記送受信手段へ転送する転送手段とを
具備し、前記対向手段から送信禁止を示すＣＳ信号が送
信されてきた場合、前記転送手段は、前記メモリから前
記送受信手段への転送を中止することを特徴とする。ま
た、本発明は、前記計数手段、転送手段、送受信手段、
及びメモリを制御するとともに、前記対向装置との間の
通信を制御する中央処理装置を具備することを特徴とす
る。また、本発明は、前記転送手段が、前記中央処理装
置の介在なしに、前記メモリと前記送受信手段との間で
転送を行うことを特徴とする。また、本発明は、前記転
送手段が、前記送受信手段から前記メモリに転送したデ
ータ量だけ前記計数手段の計数値を増加させることを特
徴とする。また、本発明は、前記中央処理装置が、前記
メモリから読み出したデータ量だけ前記計数手段の計数
値を減少させることを特徴とする。
に、本発明は、対向装置と接続され、該対向装置との間
で行われるデータ通信の制御を行う通信制御装置であっ
て、受信データを格納するメモリと、前記メモリに格納
される受信データの量を計数するとともに、前記メモリ
に格納されるデータ量の最大値が設定され、該計数値が
該最大値以上の場合には前記対向装置に送信禁止を示す
ＲＳ信号を送出する計数手段とを具備することを特徴と
する。また、本発明は、前記対向装置から送信されてく
るデータを受信するとともに、前記対向装置へデータを
送信する送受信手段と、前記送受信手段が受信したデー
タを前記メモリへ転送するとともに、前記メモリに記憶
されたデータを前記送受信手段へ転送する転送手段とを
具備し、前記対向手段から送信禁止を示すＣＳ信号が送
信されてきた場合、前記転送手段は、前記メモリから前
記送受信手段への転送を中止することを特徴とする。ま
た、本発明は、前記計数手段、転送手段、送受信手段、
及びメモリを制御するとともに、前記対向装置との間の
通信を制御する中央処理装置を具備することを特徴とす
る。また、本発明は、前記転送手段が、前記中央処理装
置の介在なしに、前記メモリと前記送受信手段との間で
転送を行うことを特徴とする。また、本発明は、前記転
送手段が、前記送受信手段から前記メモリに転送したデ
ータ量だけ前記計数手段の計数値を増加させることを特
徴とする。また、本発明は、前記中央処理装置が、前記
メモリから読み出したデータ量だけ前記計数手段の計数
値を減少させることを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は本発明の一実施形態
による通信制御装置の構成を示すブロック図である。図
１において１０は通信制御装置本体であり、ＲＳ−２３
２Ｃコネクタ１２を備えている。この通信制御装置本体
１０はＲＳ−２３２Ｃコネクタ１２に接続されたＲＳ−
２３２Ｃケーブル１４によって、他の通信制御装置（図
示省略：以下、対向装置と称する）と接続されている。
実施形態について説明する。図１は本発明の一実施形態
による通信制御装置の構成を示すブロック図である。図
１において１０は通信制御装置本体であり、ＲＳ−２３
２Ｃコネクタ１２を備えている。この通信制御装置本体
１０はＲＳ−２３２Ｃコネクタ１２に接続されたＲＳ−
２３２Ｃケーブル１４によって、他の通信制御装置（図
示省略：以下、対向装置と称する）と接続されている。
【００１３】通信制御装置本体１０は、ＣＰＵ２０、Ｄ
ＭＡ（Direct Memory Access）コントローラ３０、メモ
リ４０、カウンタ５０、及びシリアルコントローラ６０
からなる。上記ＣＰＵ２０は上記ＤＭＡコントローラ３
０、メモリ４０、カウンタ５０、及びシリアルコントロ
ーラ６０を制御して通信制御を行うとともに、ＲＳ−２
３２Ｃケーブル１４に接続された図示しない対向装置と
の間で授受されるデータの処理を行うためのものであ
る。このＣＰＵ２０は、ＤＭＡ制御信号線３０ａを介し
てＤＭＡコントローラと接続され、メモリ制御信号線４
０ａを介してメモリと接続され、カウンタ制御信号線５
０ａを介してカウンタ５０と接続され、シリアルコント
ローラ制御線６０ａを介してシリアルコントローラ６０
と接続されている。
ＭＡ（Direct Memory Access）コントローラ３０、メモ
リ４０、カウンタ５０、及びシリアルコントローラ６０
からなる。上記ＣＰＵ２０は上記ＤＭＡコントローラ３
０、メモリ４０、カウンタ５０、及びシリアルコントロ
ーラ６０を制御して通信制御を行うとともに、ＲＳ−２
３２Ｃケーブル１４に接続された図示しない対向装置と
の間で授受されるデータの処理を行うためのものであ
る。このＣＰＵ２０は、ＤＭＡ制御信号線３０ａを介し
てＤＭＡコントローラと接続され、メモリ制御信号線４
０ａを介してメモリと接続され、カウンタ制御信号線５
０ａを介してカウンタ５０と接続され、シリアルコント
ローラ制御線６０ａを介してシリアルコントローラ６０
と接続されている。
【００１４】また、上記ＣＰＵ２０、ＤＭＡコントロー
ラ３０、メモリ４０、及びシリアルコントローラ６０は
データバスＤＢを介して接続され、ＣＰＵ２０、ＤＭＡ
コントローラ３０、及びメモリ４０はメモリバスＭＢを
介して接続されている。上記、ＤＭＡコントローラ３０
はメモリ４０とシリアルコントローラ６０との間で行わ
れるＤＭＡ転送、つまりＣＰＵ２０を介さないで行われ
るデータ転送を制御するためのものである。ＤＭＡコン
トローラ３０は、ＣＰＵ２０からＤＭＡ制御信号線３０
ａを介して送出されるＤＭＡ転送指令命令に応じて、シ
リアルコントローラ６０からメモリ４０へデータのＤＭ
Ａ転送を行ったり、逆にメモリ４０からシリアルコント
ローラ６０へデータのＤＭＡ転送を行う。
ラ３０、メモリ４０、及びシリアルコントローラ６０は
データバスＤＢを介して接続され、ＣＰＵ２０、ＤＭＡ
コントローラ３０、及びメモリ４０はメモリバスＭＢを
介して接続されている。上記、ＤＭＡコントローラ３０
はメモリ４０とシリアルコントローラ６０との間で行わ
れるＤＭＡ転送、つまりＣＰＵ２０を介さないで行われ
るデータ転送を制御するためのものである。ＤＭＡコン
トローラ３０は、ＣＰＵ２０からＤＭＡ制御信号線３０
ａを介して送出されるＤＭＡ転送指令命令に応じて、シ
リアルコントローラ６０からメモリ４０へデータのＤＭ
Ａ転送を行ったり、逆にメモリ４０からシリアルコント
ローラ６０へデータのＤＭＡ転送を行う。
【００１５】メモリ４０は、ＲＡＭ（Random Access Me
mory）等の記憶装置であり、通信によって授受されたデ
ータを処理するためのアプリケーションプログラム実行
時に必要な一時的な作業領域、図示しない対向装置から
ＲＳ−２３２Ｃケーブル１４を介して送出されるデータ
を一時的に格納する受信データバッファ領域、及び送出
するデータを一時的に格納する送信データバッファ領域
が設けられる。これら各領域は動的にＣＰＵ２０の制御
の下で割り当てられる。
mory）等の記憶装置であり、通信によって授受されたデ
ータを処理するためのアプリケーションプログラム実行
時に必要な一時的な作業領域、図示しない対向装置から
ＲＳ−２３２Ｃケーブル１４を介して送出されるデータ
を一時的に格納する受信データバッファ領域、及び送出
するデータを一時的に格納する送信データバッファ領域
が設けられる。これら各領域は動的にＣＰＵ２０の制御
の下で割り当てられる。
【００１６】カウンタ５０はメモリ３０に格納されるデ
ータ量をカウントするためのものであり、ＣＰＵ２０か
らカウンタ制御信号線５０ａを介して出力される信号で
あって、メモリ４０に設けられたバッファ領域の大きさ
に応じて決定されるカウンタ制御信号に応じてカウント
値の最大値が設定される。また、カウンタ５０とＤＭＡ
コントローラ３０とはカウントアップ信号線３０ｂによ
って接続されている。
ータ量をカウントするためのものであり、ＣＰＵ２０か
らカウンタ制御信号線５０ａを介して出力される信号で
あって、メモリ４０に設けられたバッファ領域の大きさ
に応じて決定されるカウンタ制御信号に応じてカウント
値の最大値が設定される。また、カウンタ５０とＤＭＡ
コントローラ３０とはカウントアップ信号線３０ｂによ
って接続されている。
【００１７】ＤＭＡコントローラ３０はシリアルコント
ローラ６０からメモリ４０へ、例えば１バイト転送する
毎にカウントアップ信号線３０ｂを介してカウンタ５０
へカウントアップ信号を出力し、ＣＰＵ２０はメモリ４
０からデータを１バイト読み出す毎にカウントダウン信
号をカウンタ制御信号線５０ａへ出力する。カウンタ５
０はカウントアップ信号が入力される毎にカウント値を
インクリメントし、カウントダウン信号が入力される毎
にカウント値をデクリメントする。カウンタ５０はカウ
ント値が設定された最大値より小である場合には、
“０”を出力するが、カウント値が設定された最大値以
上となると“１”を出力する
ローラ６０からメモリ４０へ、例えば１バイト転送する
毎にカウントアップ信号線３０ｂを介してカウンタ５０
へカウントアップ信号を出力し、ＣＰＵ２０はメモリ４
０からデータを１バイト読み出す毎にカウントダウン信
号をカウンタ制御信号線５０ａへ出力する。カウンタ５
０はカウントアップ信号が入力される毎にカウント値を
インクリメントし、カウントダウン信号が入力される毎
にカウント値をデクリメントする。カウンタ５０はカウ
ント値が設定された最大値より小である場合には、
“０”を出力するが、カウント値が設定された最大値以
上となると“１”を出力する
【００１８】シリアルコントローラ６０はＲＳ−２３２
Ｃケーブル１４を介して接続された図示せぬ対向装置と
の間の通信を制御するためのものであり、ＣＳ信号線６
２、ＲＳ信号線６４、ＲＤ信号線６６、及びＳＤ信号線
６８を介してＲＳ−２３２Ｃコネクタ１２と接続されて
いる。また、これらＣＳ信号線６２、ＲＳ信号線６４、
ＲＤ信号線６６、及びＳＤ信号線６８はＲＳ−２３２Ｃ
ケーブル１４を介して対向装置と接続されている
Ｃケーブル１４を介して接続された図示せぬ対向装置と
の間の通信を制御するためのものであり、ＣＳ信号線６
２、ＲＳ信号線６４、ＲＤ信号線６６、及びＳＤ信号線
６８を介してＲＳ−２３２Ｃコネクタ１２と接続されて
いる。また、これらＣＳ信号線６２、ＲＳ信号線６４、
ＲＤ信号線６６、及びＳＤ信号線６８はＲＳ−２３２Ｃ
ケーブル１４を介して対向装置と接続されている
【００１９】上記ＣＳ信号線６２は、図示しない対向装
置が送信データを受信できるか否かを示す信号線であ
り、対向装置が受信不可能の状態である場合にはその値
が“１”となり、受信可能の状態である場合には“０”
となる。このＣＳ信号線６２はＤＭＡコントローラ３０
にも接続されており、ＤＭＡコントローラ３０がメモリ
４０からシリアルコントローラ４０へＤＭＡ転送を行っ
ている場合にＣＳ信号線６２が“０”となるとＤＭＡ転
送を中止し、シリアルコントローラ６０は対向装置への
データ送信を一時中止する。
置が送信データを受信できるか否かを示す信号線であ
り、対向装置が受信不可能の状態である場合にはその値
が“１”となり、受信可能の状態である場合には“０”
となる。このＣＳ信号線６２はＤＭＡコントローラ３０
にも接続されており、ＤＭＡコントローラ３０がメモリ
４０からシリアルコントローラ４０へＤＭＡ転送を行っ
ている場合にＣＳ信号線６２が“０”となるとＤＭＡ転
送を中止し、シリアルコントローラ６０は対向装置への
データ送信を一時中止する。
【００２０】ＲＳ信号線６４は通信制御装置本体１０が
対向装置から送信されてきたデータを受信することがで
きる状態であるか否かを示す信号を対向装置へ送出する
ためのものである。つまり、通信制御装置本体１０が受
信可能である場合には、ＲＳ信号線６４の値は“０”と
なり、受信不可能である場合には“１”となる。このＲ
Ｓ信号線６４はＣＰＵ２０と接続される。また、このＲ
Ｓ信号線６４にはカウンタ５０の出力が接続されてお
り、カウンタ５０のカウント値が、設定された最大値以
上となった場合には。ＲＳ信号線６４の値が“０”とな
り、対向装置へ受信不可能である旨が送出されるととも
に、ＣＰＵ２０へその旨が出力される。また、上記ＲＤ
信号線６６は、対向装置から送信されるデータを伝送す
るためのものであり、ＳＤ信号線６８は通信制御装置１
０から対向装置で送出するデータを伝送するためのもの
である。
対向装置から送信されてきたデータを受信することがで
きる状態であるか否かを示す信号を対向装置へ送出する
ためのものである。つまり、通信制御装置本体１０が受
信可能である場合には、ＲＳ信号線６４の値は“０”と
なり、受信不可能である場合には“１”となる。このＲ
Ｓ信号線６４はＣＰＵ２０と接続される。また、このＲ
Ｓ信号線６４にはカウンタ５０の出力が接続されてお
り、カウンタ５０のカウント値が、設定された最大値以
上となった場合には。ＲＳ信号線６４の値が“０”とな
り、対向装置へ受信不可能である旨が送出されるととも
に、ＣＰＵ２０へその旨が出力される。また、上記ＲＤ
信号線６６は、対向装置から送信されるデータを伝送す
るためのものであり、ＳＤ信号線６８は通信制御装置１
０から対向装置で送出するデータを伝送するためのもの
である。
【００２１】上記構成において、本発明の一実施形態に
よる通信制御装置の動作について、図１及び図２を参照
して説明する。図２は、本発明の一実施形態による通信
制御装置の動作を説明するためのタイミングチャートで
ある。まず、対向装置から通信制御装置本体２０へデー
タが送信される場合の動作について説明する。
よる通信制御装置の動作について、図１及び図２を参照
して説明する。図２は、本発明の一実施形態による通信
制御装置の動作を説明するためのタイミングチャートで
ある。まず、対向装置から通信制御装置本体２０へデー
タが送信される場合の動作について説明する。
【００２２】通信制御装置本体２０に設けられたＣＰＵ
２０は受信動作を行う前に、メモリ４０内に受信データ
バッファ領域を割り当てる。対向装置がデータの送信を
開始すると（図２中、符号ｔＲ1が付された時点）、送
信データはＲＳ−２３２Ｃケーブル１４及びＲＳ−２３
２Ｃコネクタ１２を介して、ＲＤ信号６６によりシリア
ルコントローラ６０へ入力される。シリアルコントロー
ラ６０はデータを受信するとシリアルコントローラ制御
線６０ａを介してＣＰＵ２０へその旨を出力する。
２０は受信動作を行う前に、メモリ４０内に受信データ
バッファ領域を割り当てる。対向装置がデータの送信を
開始すると（図２中、符号ｔＲ1が付された時点）、送
信データはＲＳ−２３２Ｃケーブル１４及びＲＳ−２３
２Ｃコネクタ１２を介して、ＲＤ信号６６によりシリア
ルコントローラ６０へ入力される。シリアルコントロー
ラ６０はデータを受信するとシリアルコントローラ制御
線６０ａを介してＣＰＵ２０へその旨を出力する。
【００２３】シリアルコントローラ６０からデータ受信
を示す信号が出力されると、ＣＰＵ２０は、メモリ４０
に割り当てた受信データバッファ領域の大きさをカウン
タ制御信号線５０ａを介してカウンタ５０へ出力し、カ
ウンタ５０にカウント値の最大値を設定させる。また、
ＣＰＵ２０は、シリアルコントローラ６０からメモリ４
０へＤＭＡ転送を開始するようＤＭＡ制御信号線３０ａ
を介してＤＭＡコントローラ３０に指示する。
を示す信号が出力されると、ＣＰＵ２０は、メモリ４０
に割り当てた受信データバッファ領域の大きさをカウン
タ制御信号線５０ａを介してカウンタ５０へ出力し、カ
ウンタ５０にカウント値の最大値を設定させる。また、
ＣＰＵ２０は、シリアルコントローラ６０からメモリ４
０へＤＭＡ転送を開始するようＤＭＡ制御信号線３０ａ
を介してＤＭＡコントローラ３０に指示する。
【００２４】この指示を受けると、ＤＭＡコントローラ
３０は、シリアルコントローラ６０からメモリ４０へＤ
ＭＡによるデータ転送を行い、１バイト転送する毎にカ
ウントアップ信号をカウンタ５０へ出力し、カウンタ５
０にカウント値をインクリメントさせる。ＣＰＵ２０は
ＤＭＡコントローラ３０によりシリアルコントローラ６
０からメモリ４０へＤＭＡ転送を行っている場合でも、
メモリ４０に格納されたデータの読み出しを行うことが
できる。この場合、ＣＰＵ２０がメモリ４０からデータ
を１バイト読み出す毎に、カウンタ制御信号線５０ａへ
カウントダウン信号を出力し、カウンタ５０に対しカウ
ント値をデクリメントさせる。
３０は、シリアルコントローラ６０からメモリ４０へＤ
ＭＡによるデータ転送を行い、１バイト転送する毎にカ
ウントアップ信号をカウンタ５０へ出力し、カウンタ５
０にカウント値をインクリメントさせる。ＣＰＵ２０は
ＤＭＡコントローラ３０によりシリアルコントローラ６
０からメモリ４０へＤＭＡ転送を行っている場合でも、
メモリ４０に格納されたデータの読み出しを行うことが
できる。この場合、ＣＰＵ２０がメモリ４０からデータ
を１バイト読み出す毎に、カウンタ制御信号線５０ａへ
カウントダウン信号を出力し、カウンタ５０に対しカウ
ント値をデクリメントさせる。
【００２５】このような状況において、ＣＰＵ２０がメ
モリ４０に格納された受信データを読み出す処理速度よ
りもＤＭＡ転送によりシリアルコントローラ６０からメ
モリ４０へ転送される転送速度が速い場合、メモリ４０
に設けられた受信データバッファ領域がオーバーフロー
となってしまう事態が生ずる。メモリ４０に設けられた
受信データバッファ領域の大きさ以上のデータがメモリ
４０に転送されると、カウンタ５０のカウント値が最大
値以上となる。この場合、カウンタ５０の出力は“１”
となり（図２中、符号ｔＲ2が付された時点）、ＲＳ信
号線６４を介して対向装置へ受信不可能である旨が送信
されるとともに、ＣＰＵ２０に対してオーバーフローで
ある旨を出力する。
モリ４０に格納された受信データを読み出す処理速度よ
りもＤＭＡ転送によりシリアルコントローラ６０からメ
モリ４０へ転送される転送速度が速い場合、メモリ４０
に設けられた受信データバッファ領域がオーバーフロー
となってしまう事態が生ずる。メモリ４０に設けられた
受信データバッファ領域の大きさ以上のデータがメモリ
４０に転送されると、カウンタ５０のカウント値が最大
値以上となる。この場合、カウンタ５０の出力は“１”
となり（図２中、符号ｔＲ2が付された時点）、ＲＳ信
号線６４を介して対向装置へ受信不可能である旨が送信
されるとともに、ＣＰＵ２０に対してオーバーフローで
ある旨を出力する。
【００２６】カウンタ５０の出力が“１”となると、対
向装置からデータが送信されなくなる（図２中、符号ｔ
Ｒ3が付された時点）ので、シリアルコントローラ６０
からメモリ４０へのＤＭＡ転送は行われなくなる。一
方、ＣＰＵ２０はカウンタ５０の出力が“１”となった
場合であっても、メモリ４０からのデータ読み出しを行
う。
向装置からデータが送信されなくなる（図２中、符号ｔ
Ｒ3が付された時点）ので、シリアルコントローラ６０
からメモリ４０へのＤＭＡ転送は行われなくなる。一
方、ＣＰＵ２０はカウンタ５０の出力が“１”となった
場合であっても、メモリ４０からのデータ読み出しを行
う。
【００２７】ＣＰＵ２０はメモリ４０からのデータの読
み出しをしばらく行った後、カウンタ制御信号線５０ａ
を介してカウンタ５０のリセットを行い、カウンタ５０
の出力を“０”とする（図２中、符号ｔＲ4が付された
時点）。カウンタ５０がリセットされた場合であって
も、カウンタ値及び最大値はそのまま保持される。つま
り、カウンタ５０のカウント値はメモリ４０の受信デー
タバッファ領域に格納されたデータ量を示している。
み出しをしばらく行った後、カウンタ制御信号線５０ａ
を介してカウンタ５０のリセットを行い、カウンタ５０
の出力を“０”とする（図２中、符号ｔＲ4が付された
時点）。カウンタ５０がリセットされた場合であって
も、カウンタ値及び最大値はそのまま保持される。つま
り、カウンタ５０のカウント値はメモリ４０の受信デー
タバッファ領域に格納されたデータ量を示している。
【００２８】カウンタ５０の出力が“０”となると、Ｒ
Ｓ信号線６４の値も“０”となるので、対向装置はデー
タ送信を再開する（図２中、符号ｔＲ5が付された時
点）。このようにして、対向装置からデータが送信され
る場合には、Ｓ／Ｗ制御の介在なしにＨ／Ｗ制御のみで
フロー制御が行える。
Ｓ信号線６４の値も“０”となるので、対向装置はデー
タ送信を再開する（図２中、符号ｔＲ5が付された時
点）。このようにして、対向装置からデータが送信され
る場合には、Ｓ／Ｗ制御の介在なしにＨ／Ｗ制御のみで
フロー制御が行える。
【００２９】次に、通信制御装置本体１０から対向装置
へデータを送信する場合について説明する。対向装置へ
データを送信する前に、ＣＰＵ２０は送信するデータを
メモリ４０へ格納する。送信するデータの格納が終了す
ると、ＣＰＵ２０は、メモリ４０からシリアルコントロ
ーラ６０へＤＭＡ転送を開始するようＤＭＡ制御信号線
３０ａを介してＤＭＡコントローラ３０に指示する。
へデータを送信する場合について説明する。対向装置へ
データを送信する前に、ＣＰＵ２０は送信するデータを
メモリ４０へ格納する。送信するデータの格納が終了す
ると、ＣＰＵ２０は、メモリ４０からシリアルコントロ
ーラ６０へＤＭＡ転送を開始するようＤＭＡ制御信号線
３０ａを介してＤＭＡコントローラ３０に指示する。
【００３０】この指示がなされると、ＤＭＡコントロー
ラ３０は、メモリ４０からシリアルコントローラ６０ヘ
データのＤＭＡ転送を開始し、シリアルコントローラ６
０へ転送されたデータはＳＤ信号線６８によって、ＲＳ
−２３２Ｃコネクタ１２及びＲＳ−２３２Ｃケーブル１
４を介して対向装置へ送出される（図２中、符号ｔＳ 1
が付された時点）。
ラ３０は、メモリ４０からシリアルコントローラ６０ヘ
データのＤＭＡ転送を開始し、シリアルコントローラ６
０へ転送されたデータはＳＤ信号線６８によって、ＲＳ
−２３２Ｃコネクタ１２及びＲＳ−２３２Ｃケーブル１
４を介して対向装置へ送出される（図２中、符号ｔＳ 1
が付された時点）。
【００３１】ＤＭＡコントローラ３０がメモリ４０から
シリアルコントローラ６０へＤＭＡ転送を行っている最
中に、対向装置がＣＳ信号線６２の値を“１”とすると
（図２中、符号ｔＳ2が付された時点）、ＣＳ信号６２
はＤＭＡコントローラ３０へ入力されているため、ＤＭ
Ａコントローラ３０はメモリ４０からシリアルコントロ
ーラ６０へのＤＭＡ転送を一時中止する。この結果、シ
リアルコントローラ６０からＳＤ信号線６８へデータは
出力されなくなる（図２中、符号ｔＳ3が付された時
点）。
シリアルコントローラ６０へＤＭＡ転送を行っている最
中に、対向装置がＣＳ信号線６２の値を“１”とすると
（図２中、符号ｔＳ2が付された時点）、ＣＳ信号６２
はＤＭＡコントローラ３０へ入力されているため、ＤＭ
Ａコントローラ３０はメモリ４０からシリアルコントロ
ーラ６０へのＤＭＡ転送を一時中止する。この結果、シ
リアルコントローラ６０からＳＤ信号線６８へデータは
出力されなくなる（図２中、符号ｔＳ3が付された時
点）。
【００３２】一方、対向装置がＣＳ信号１４を“０”と
し（図２中、符号ｔＳ4が付された時点）、送信許可を
指示するとＤＭＡの一時中止状態が解除され、再び対向
装置から通信制御装置本体１０へのデータ送信が開始さ
れる（図２中、符号ｔＳ5が付された時点）。このよう
にして、通信装置本体１０から対向装置へデータが送信
される場合には、Ｓ／Ｗ制御の介在なしにＨ／Ｗ制御の
みでフロー制御が行える。
し（図２中、符号ｔＳ4が付された時点）、送信許可を
指示するとＤＭＡの一時中止状態が解除され、再び対向
装置から通信制御装置本体１０へのデータ送信が開始さ
れる（図２中、符号ｔＳ5が付された時点）。このよう
にして、通信装置本体１０から対向装置へデータが送信
される場合には、Ｓ／Ｗ制御の介在なしにＨ／Ｗ制御の
みでフロー制御が行える。
【００３３】以上説明したように、本発明の一実施形態
によれば、通信制御装置本体１０から対向装置へデータ
を送信する場合及び対向装置から通信制御装置本体１０
へデータが送信される場合の何れの場合であっても。Ｓ
／Ｗ制御の介在なしにＨ／Ｗ制御のみでフロー制御が行
える。尚、本発明は、上述した実施形態に限定されず、
本発明の範囲内で任意に変更が可能である。
によれば、通信制御装置本体１０から対向装置へデータ
を送信する場合及び対向装置から通信制御装置本体１０
へデータが送信される場合の何れの場合であっても。Ｓ
／Ｗ制御の介在なしにＨ／Ｗ制御のみでフロー制御が行
える。尚、本発明は、上述した実施形態に限定されず、
本発明の範囲内で任意に変更が可能である。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
ソフトウェア、つまり中央処理装置の介在なしにＨ／Ｗ
制御のみで、ＲＳ／ＣＳ信号を用いたフロー制御を行っ
ているため、通信制御装置の稼働効率が向上するという
効果がある。また、Ｓ／Ｗ制御は必要最小限にし、Ｈ／
Ｗ制御によってフロー制御を行っており、処理が迅速に
行えるため、信頼性が向上するという効果がある。
ソフトウェア、つまり中央処理装置の介在なしにＨ／Ｗ
制御のみで、ＲＳ／ＣＳ信号を用いたフロー制御を行っ
ているため、通信制御装置の稼働効率が向上するという
効果がある。また、Ｓ／Ｗ制御は必要最小限にし、Ｈ／
Ｗ制御によってフロー制御を行っており、処理が迅速に
行えるため、信頼性が向上するという効果がある。
【図１】 本発明の一実施形態による通信制御装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 本発明の一実施形態による通信制御装置の動
作を説明するためのタイミングチャートである。
作を説明するためのタイミングチャートである。
４０ メモリ ５０ カウンタ（計数手段） ６０ シリアルコントローラ（送受信手段） ３０ ＤＭＡコントローラ（転送手段） ２０ ＣＰＵ（中央処理装置）
Claims (6)
- 【請求項１】 対向装置と接続され、該対向装置との間
で行われるデータ通信の制御を行う通信制御装置であっ
て、 受信データを格納するメモリと、 前記メモリに格納される受信データの量を計数するとと
もに、前記メモリに格納されるデータ量の最大値が設定
され、該計数値が該最大値以上の場合には前記対向装置
に送信禁止を示すＲＳ信号を送出する計数手段とを具備
することを特徴とする通信制御装置。 - 【請求項２】 前記対向装置から送信されてくるデータ
を受信するとともに、前記対向装置へデータを送信する
送受信手段と、 前記送受信手段が受信したデータを前記メモリへ転送す
るとともに、前記メモリに記憶されたデータを前記送受
信手段へ転送する転送手段とを具備し、前記対向手段か
ら送信禁止を示すＣＳ信号が送信されてきた場合、前記
転送手段は、前記メモリから前記送受信手段への転送を
中止することを特徴とする請求項１記載の通信制御装
置。 - 【請求項３】 前記計数手段、転送手段、送受信手段、
及びメモリを制御するとともに、前記対向装置との間の
通信を制御する中央処理装置を具備することを特徴とす
る請求項２記載の通信制御装置。 - 【請求項４】 前記転送手段は、前記中央処理装置の介
在なしに、前記メモリと前記送受信手段との間で転送を
行うことを特徴とする請求項３記載の通信制御装置。 - 【請求項５】 前記転送手段は、前記送受信手段から前
記メモリに転送したデータ量だけ前記計数手段の計数値
を増加させることを特徴とする請求項３記載の通信制御
装置。 - 【請求項６】 前記中央処理装置は、前記メモリから読
み出したデータ量だけ前記計数手段の計数値を減少させ
ることを特徴とする請求項３記載の通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122467A JPH10313345A (ja) | 1997-05-13 | 1997-05-13 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9122467A JPH10313345A (ja) | 1997-05-13 | 1997-05-13 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313345A true JPH10313345A (ja) | 1998-11-24 |
Family
ID=14836581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9122467A Pending JPH10313345A (ja) | 1997-05-13 | 1997-05-13 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10313345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008413A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 処理装置 |
-
1997
- 1997-05-13 JP JP9122467A patent/JPH10313345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011008413A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10313345A (ja) | 通信制御装置 | |
| JP2943710B2 (ja) | バッファのビジー制御方式 | |
| JP2865131B2 (ja) | データ転送方式 | |
| JP2001325212A (ja) | マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置 | |
| JPH02207364A (ja) | データ転送方式 | |
| JP3481357B2 (ja) | Ｄｍａデータ転送制御方式 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JP2721290B2 (ja) | 通信制御装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPS63146149A (ja) | ダイレクトメモリアクセス転送装置 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS5936456A (ja) | 通信制御装置 | |
| JPS6337453A (ja) | バススイツチ装置 | |
| JPH01248730A (ja) | 情報処理装置 | |
| JP2000298639A (ja) | 送出回路、受信回路、インタフェース回路、システム制御装置、入出力制御装置、情報処理装置 | |
| JPS62277896A (ja) | 時分割電子交換機への入出力端末装置収容方式 | |
| JPS61260346A (ja) | 直接デ−タ転送方式 | |
| JPS60241147A (ja) | 入出力バツフア制御方式 | |
| JPH10232852A (ja) | 複数のユニットを含む装置 | |
| JPH05324540A (ja) | 共通バス使用要求方式 | |
| JPH02280261A (ja) | Ｄｍａ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010703 |