JPS63145516A - 計算機用停電処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＲＡＭ等の記憶部に対してバックアップ電源が
備えられた計算機に対して、その計算機電源が停電した
ときに計算機中の重要な情報を緊急退避させるとともに
記憶部内の記憶内容が変わることがないようにリセット
を掛ける停電処理回路に関する。

〔従来の技術〕

計算機に広く用いられているＲＡＭ等の記憶部は、スタ
ティック形などの特殊な場合を除いて、給電が断たれた
り給電電圧がある限界以下に下がると記憶内容が喪失さ
れる問題があるので、重要な計算機にはその本体に対す
る電源とは別に乾電池やバッテリを用いたバックアンプ
電源を記憶部に対して設けることがよく行なわれる。し
かし、計算機電源の停電時や電圧の異常降下時にはとく
にその過渡期において計算機自体の動作が不確実になる
ことがあり、折角記憶部の記憶内容をバックアンプ電源
により保護するようにしておいても、計算機の誤った動
作によってその記憶内容が無用に書き換えられてしまう
おそれがある。このため、停電や電圧降下などの異常時
にはいわゆるリセットパルスを発生させて、これによっ
て記憶部の内容の書換え禁止等の記憶内容の保全上の処
理が行なわれる。従来、かかる停電処理用のリセットパ
ルスないしはリセット信号の発生回路としては、５ｖや
１２Ｖの計算機電源の電圧レベルを常時監視しておき、
それがある限界値以下になったときにリセットパルスな
いしはリセット信号を発する比較的簡単なものが用いら
れて来た。

〔発明が解決しようとする問題点〕

しかし、計算機システムの大きなものや特に重要な仕事
をするものでは、単に記憶部の内容だけを保全するので
は無意味な場合がしばしばある。

すなわち計算機内のＣＰＵ内のレジスタやＣＰＵのもつ
アドレス空間内の特定な領域内の情報内容が停電により
一旦失われてしまうと、復電後に残っているＲＡＭ内の
記憶内容だけでは仕事の再開ないしは続行することがで
きなくなるからである。

このためＲＡＭ等の記憶部以外にある重要な情報の内容
を異常時にバンクアップ電源を備える記憶部内の所定の
領域に緊急退避させてやることが望ましい、もちろん、
この緊急退避は前述のリセットパルスやリセット信号に
連動させてすることでは最早や間に合わないから、リセ
ットパルスとは別のなんらかの停電検出信号が必要にな
る。前述の従来からの簡単なリセット信号発生回路だけ
では、緊急退避用に適した停電検出信号を発生させるこ
とができなかった。

かかる現状に立って、本発明は計算機電源の停電等の異
常時に計算機内にある重要な情報の内容を記憶部に緊急
退避させた上でバンクアップ電源によってサポートされ
た記憶部の記憶内容を安定して保全できる計算機用停電
処理回路を得ることを目的とする。

〔問題点を解決するための手段〕

上記の目的は本発明によれば、停電処理回路を計算機電
源の瞬時停電を検出可能な停電検出手段と、該手段から
停電検出信号を受けてラッチされ該ラッチ期間中計算機
に対し緊急退避用の割込信号を発する緊急割込回路と、
該緊急割込回路のラッチ出力を受けて起動され計算機の
緊急退避に必要な第１の時限の経過後に第１の時限信号
を発して緊急割込回路のラッチ状態を解く第１の時限回
路と、第１の時限信号を受けて起動され所定の第２の時
限の間中第２の時限信号を発する第２の時限回路と、第
１の時限信号および第２の時限信号の少なくとも一方が
存在する間中計算機の記憶部に対してリセット信号を発
してそれを保持するリセット信号とで構成することによ
って達成される。

〔作用〕

前述の構成にいう停電検出手段はできるだけ鋭敏に停電
を検出できるもの、すなわち瞬間停電をも検出可能なも
のとする。ただし、外部からのスパイク状のノイズを瞬
間停電としてしまうと、本発明においては一旦停電検出
信号が停電検出手段から発しられると計算機に緊急退避
動作をさせてしまうので、無用な緊急退避をさせること
になり兼ねないので、計算機が誤動作を起こさない程度
のノイズは無視するように停電検出手段を構成するのが
よい、緊急割込回路は停電検出手段から停電検出信号を
受けると直ちにラッチａ′態に入り、この状態にある間
は計算機に割込信号を与えるので、計算機はこれに応じ
て緊急退避動作に入りその内部にある重要情報の内容を
記憶部内の所定領域に退避させ記憶させる。この割込信
号に対して計算機が与えるべき優先度は最高のものとす
るのが望ましく、他のすべての指令やコマンドを中断な
いし無視して緊急退避プログラムがこれにより自動起動
されるようにするのがよい。

緊急割込回路のこのラッチ情報はまた第１の時限回路に
よっても直ちに検知され、計算機の緊急退避に必要な時
間を確保するための第１の時限を起動させ、その経過後
に発しられる第１の時限信号により始めて緊急割込回路
のラッチ情報が解かれる。従って計算機電源に瞬間停電
があり、その後に復電したとしても計算機の緊急退避動
作はそれと無関係に続けられ、これによって緊急退避の
思わぬ中断によって重要情報の内容が失われるおそれが
なくなる。もちろん、緊急退避された重要情報はまだ記
憶部にはリセット信号が出されていないので記憶部内に
そのまま記憶される。なお、停電検出信号が出された後
計算機電源が完全停電してしまったときには第１の時限
信号は連続的に維持されるが、第１の時限の経過後に復
電したときには第１の時限信号は復電の少時後に消滅さ
れる。

第１の時限信号の発生は第２の時限回路によっても検知
され、これによってその第２の時限動作が起動されてこ
の時限内に限り第２の時限信号がそれから発しられる。

リセット回路はこの第２の時限信号と前の第１の時限信
号のいずれか一方が存在する間リセット信号を発するか
ら、少なくともこの第２の時限間は記憶部内への書込み
ないしはその記憶内容の書換えは完全に防止される。こ
の第２の時限の経過後にまだ計算機電源が停電状態のま
まである場合には第１の時限信号が維持されているので
、リセット信号も継続されて記憶部の書換えは禁止され
たままになる。逆に第２の時限の経過時点で計算機電源
が復電しておれば、その時点以降は第１の時限信号と第
２の時限信号はともに消滅状態となり、停電前の状態に
戻るから、計算機はその動作を直ちに再開することがで
きる。

つまり、停電検出信号が一旦出されれば、本発明による
停電処理回路は最悪の事態を予想して計算機側に緊急退
避動作をさせ、かつリセット信号による記憶部内の記憶
内容の書換え禁止を所定時間内継続させることにより、
計算機の重要情報と記憶部内の記憶内容との双方の保全
を確実に行ない、この保全期間経過後に計算機電源が復
電していれば計算機の動作再開を直ちに可能とし、まだ
復電していなければ記憶部の記憶内容の保全を復電時点
まで継続する０以上のようにして前記の課題が解決され
る。

〔実施例〕

以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明による計算機用停電処理回路の実施例を示す
回路図である。

図において、計算機１はＲＡＭとして示された記憶部２
とバス５を介して結ばれたＣＰＵであり、割込人力ＮＭ
Ｉを備える。この割込人力Ｎ旧は割込レベルとしても最
高位のＮｏｎ　Ｍａｓｋａｂｌｅ　Ｉｎｔｅｒｒｕｐｔ
と呼ばれるもので、これに割込信号ＴＳが与えられると
バス５に接続された図示しないＲＯＭ等に格納されてい
る緊急退避プログラムが自動起動される。この計算機１
は例えば定電圧電源である計算機電源３から給電されて
おり、一方記憶部２の方はバンクアップ電源４により単
独にないしは計算機電源３を並列に給電されている。ま
た、バックアップ電ｓ４は記憶部２のほか図で！１線で
囲まれた停電処理回路の一部にも給電するものとする。

図の左側に示された停電検出手段１０は、計算機電源３
の電圧が所定の限界値を下回ったとき停電検出信号を発
しうる従来からのものであってよく、その停電検出感度
はできるだけ高いことが望ましい、この実施例における
停電検出手段１０は無停電時に論理値ｒｌ（Ｊを発する
オープンコレクタ接続の出力十うンジスタを持ち、それ
に対する電位引き上げ抵抗ＩＩが図示されている。キャ
パシタ１２と抵抗１３とはスパイク状のノイズを無視す
る程度の小さな時定数を決めるためのもので、それ以上
の時定数をもつ信号がインバータ１４を介して論理値「
Ｈ」の停電検出信号ＤＳとして緊急割込回路２ｏに与え
られる。上述の時定数は無用なノイズに応じて計算機１
に徒らに緊急退避動作をする危険をなくすためのもので
ある。

緊急割込回路２０は上述の停電検出信号ＤＳをインバー
タ２１を介して受け、これによりフリップフロップ２２
の補のプリセット入力ＰＲＨに補の停電検出信号ＤＳが
与えられるので、該フリップフロップ２２は停電検出信
号ＤＳに応じてラッチされそのＱ出力からラッチ出力Ｌ
５を発する。一方オアゲート２３は補の停電検出信号ｉ
とフリップフロップ２２のｉ出力とをその補入力に受け
、停電検出信号ＤＳに応じてそのゲートを開いて割込信
号Ｉｓとして計算機１の割込人力ＮＭｆに与える。この
オアゲート２３はフリップフロップ２２がラッチ状態に
ある間停電検出信号ＤＳが消滅しても該フリップフロッ
プのＱ出力により開かれるので、割込信号Ｉｓはフリッ
プフロップ２２のラッチ状態の間中維持される。

第１の時限回路３０はインバータ３１を介して緊急割込
回路２０からのラッチ出力ＬＳを受ける。このインバー
タ３１の出力側は電位引き上げ抵抗３２により常時は論
理値１４４の状態にあり、ラッチ出力ＬＳを受けて論理
値「Ｌ」となるが、その後段の第１の時限ＴＬＩを設定
するための抵抗３３とキャパシタ３４との接続点の電位
ｖ１はある時定数をもって経時的に立ち下がる。この時
定数回路の出力ｖ１を受ける直列抵抗３５．インバータ
３６．３７および並列抵抗３７は往復動作特性に履歴が
ある２個の動作しきい値ＴＨ１ｄ、ＴＨ１ｕをもつシュ
ミット回路を構成し、電圧ｖ１が下がり方向のしきい値
ＴＨ１ｄを下回ったとき第１の時限信号ＴＳＩ−を補信
号の形で出力する。この第１の時限信号ＴＳＩ−は図示
のように緊急割込回路２０内のフリップフロップ２２の
補のクリア人力ＣＬＲに与えられるので、緊急割込回路
２０は第１の時限信号が発しられたときそのラッチ状態
が解かれる。

第２の時限回路４０内のナンドゲー）４１の２個の入力
は常時は共に論理値「Ｈ」でその出力の論理値ｒＬＪで
あるが、前述の第１の時限信号ＴＳＩが発しられると直
ちにこれを検知してその出力を論理値ｒＨＪとする。こ
れを入力ＶＩ２として受けるキャパシタ４２と抵抗４３
とからなる逆り字状の時定数回路は第２の時限ＴＬ２を
設定するためのもので、入力ＶＩ２の立ち上がりに応じ
てその出力ＶＯ２は立ち上がった後に所定の時定数で立
ち下がる。後段の抵抗４４とインバータ４５とからなる
シュミット回路は単一の動作しきい債ＴＨ２をもち、出
力ＶＯ２がこの値Ｔ１１２を下回ったときに第２の時限
信号ＴＳ２を補信号の形で出力する。

リセット回路５０内のオアゲー）５１は第１の時限信号
「と第２の時限信号ＴＳ２−をその補入力にそれぞれ受
け、両者の内のいずれか一方により開かれてインバータ
５２を介してリセット信号Ｒ３を補信号の形で出力して
記憶部２に与える。

以上で本発明による停電処理回路の構成の説明を−遺り
終えたので、ついでその動作を第２図から第５図までの
波形図を参照しながら説明する。

第２図はその（８）に示すように本格的な停電が発生し
た場合の本発明による停電処理回路の動作を示すもので
ある。停電検出手段ｌＯからの停電検出信号ＤＳは停電
の時刻ｔｏに直ちに立ち上がった後にｒＨＪの状態を維
持しようとするが、停電検出手段の後続回路への供給電
圧も計算機電！Ｉ３の出力電圧の降下と共に下がってし
まうので、停電検出信号ＤＳは少時後に立ち下がって消
滅してしまう。

この停電検出信号ＤＳを受けてラッチされる緊急割込回
路２０からのラッチ出力ＬＳも同図中）に示すように同
じ経過を辿る０図示されていないが、緊急割込回路２０
が発する割込信号！Ｓもこのラッチ出力と同じ波形とな
り、計算機ｌは時刻１０でそれを受けて緊急退避動作を
始める。第１の時限回路３０内の電圧ｖ１は同図ｔｅｌ
に示すように立ち下がって行き、その値がしきい値ＴＨ
１ｄを切った時刻ｔ１において同図（ｄ＋に示すように
第１の時限回路３０から第１の時限信号ＴＳＩが発しら
れる０時刻ｔｏからｔｌまでの時間が第１の時限ＴＬＬ
であって、この間に計算機１はその重要情報の記憶部２
への緊急退避を終える。

第１の時限信号ＴＳＩはもちろん緊急割込回路２０のラ
ッチ状態を解こうとするが、時刻ｔｌではまだ停電検出
信号ＤＳが存在していてこの方が優先されるのでラッチ
状態は解けない、第１の時限信号ＴＳＩの発生とともに
第２の時限回路４０内の時定数回路への人力ＶＩ２は同
図（ｅ）のように立ち上がり、これに応じてその出力す
０２も同図（ｆｌのように立ち上がり、かつ第２の時限
信号ＴＳ２も同図＋Ｉｎのようにほぼ同時に発しられる
。この時刻ｔｌ後の第２の時限ＴＬ２の経過後に時定数
回路の出力ＶＯ２がしきい値ＴＨ２を切る時刻ｔ２に第
２の時限信号ＴＳ２は消滅する。リセット回路５０から
のリセット信号Ｒ５は時刻ｔｌからｔ２までの間第１の
時限信号と第２の時限信号が共存するのでこの間を通じ
て記憶部２に与えられる０時刻ｔ２以降は第２の時限信
号ＴＳ２は消滅するが、第１の時限回路３０内の出力部
であるシェミット回路にはバックアップ電源４からの給
電がなされていて第１の時限信号ＴＳＩは存在し続ける
ので、リセット信号Ｒ８はその後も引き続いて維持され
る。つまりこの場合には停電時刻ｔｏの後の緊急退避用
の第１の時限経過後の時刻ｔｌから記憶部２に書換え禁
止が掛かり、停電中はこの禁止が継続されて記憶部２内
の記憶内容が安全に保全される。

第３図は前と逆に瞬間停電があった場合の動作を示すも
のであるが、前の説明と重なる所は煩雑を避けるために
省略する。同図（ａｌに示すように停電検出信号Ｏ８は
停電時刻ｔｏ後の第１の時限ＴＬＩの経過前に消滅して
いるが、前述のように緊急割込回路２０のラッチ状態は
第１の時＠　ＴＬＩの経過前に解かれることはなく、計
算機ｌの緊急退避動作は復電の有無に関せず完了される
。しかし、この場合は時刻１１に第１の時限信号ＴＳＩ
が第１の時限回路３０から発しられたとき、停電検出信
号口Ｓは既に消滅しているので、緊急割込回路２０に直
ちにラッチ状態を同図世）に示すように解かれる。これ
に応じて緊急割込回路２０の電圧ｖ１も同図（Ｃ１に示
すように回復に向かい、上昇方向のしきい値ＴＨ１ｕを
越えた時刻１１１に第１の時限信号ＴＳＩが同図（ｄ＋
に示すように消滅する。しかし、時刻ｔｌに起動された
第２の時限回路４０の動作はそのまま継続され、リセッ
ト回路５０からのリセット信号Ｒ５は第２の時１１１Ｔ
Ｌ２の間中同図（ｈ）のように記憶部２に与えられ、書
換禁止を維持させる。第２の時限ＴＬ２後の時刻ｔ２に
は第２の時限信号ＴＳ２も消失して停電処理回路は停電
前の状態に戻るので、計算機ｌはこの時刻から動作を再
開できる。

第４図はその（ａｌかられかるように瞬間停電が断続的
に２回起きた場合の動作を示すものである。

この場合は、同図（ｂｌ、　（ｄ＋に見られるように、
緊急割込回路２０のラッチとその解除が２回起こり、こ
れに応じて第１の時限信号ＴＳＩも２度発生されるが、
全体の動作としては第３図の場合とほぼ同じであり、第
２の時限ＴＬ２の経過後の時刻ｔ２から計算機１は動作
を再開できる。なお、この第４図に示された例は瞬間停
電が重ねて起きる時間間隔が第２の時限より短い場合で
あるが、間隔が第２の時限よりも長くなった場合の動作
は前の第３図の場合と同じになることは容易に理解され
よう。

第５図は長い停電後に復電した場合の動作を示すもので
、この場合停電検出手段ＩＯやその後続回路への給電が
最初は切れていて停電検出信号が発しられることがない
ので、同図＋ａ＋には今までの停電検出信号のかわりに
緊急割込回路２０等への給電電圧Ｖが示されている。こ
の給電電圧Ｖは復電時刻ｔ３からその正規の値である例
えば５ｖに図示のように立ち上がって行く、緊急割込回
路２０のラッチ出力ＬＳはこの立ち上がりに応じて同図
伽）に示すように多少立ち上がる傾向を示すが、バック
アップ電源４で給電されている第１の時限回路３０の出
力回路からの第１の時限信号ＴＳＩ−が存在し、フリッ
プフロップ２２の補のクリア人力ＣＬＲに与えられてい
るので、ごく短時間後の時刻ｔ４に緊急割込回路２０は
非ラツチ状態に置かれる。第１の時限回路３０内の電圧
Ｖｌは電位引き上げ用抵抗３２への給電電圧が立ち上が
るに応じて同図（Ｃ１に示すように立ち上がり、それが
上向は方向に対するしきい値ＴＨ１ｕを越す時刻ｔ５に
第１の時限信号ＴＳＩが消失する。

一方第２の時限回路４０の方では前の第２図からもわか
るように第２の時限信号ＴＳ２は消滅状態にあるから、
第１の時限信号ＴＳＩが消失するとリセット回路５０の
オアゲート５１への２人力が共になくなるので、リセッ
ト信号Ｒ５も第５図（ｈ）に示すようにこの時刻ｔ５に
消滅して記憶部２の書換え禁止が解かれ、計算機１は再
開できる状態に入る。

以上説明した停電発生時と復電時のほか、この実施例に
おける計算機用停電処理回路は停電継続中は記憶部２に
リセット信号Ｒ５を常に送って記憶部２の記憶内容が変
わることがないように保護する。このためにはリセット
回路５０を停電中も動作させ、第１の時限信号および第
２の時限信号の内の少な（とも一方を存在させておくの
が前述の構成から必要であり、第１図に示したように第
１の時限回路３０の出力部と第２の時限回路４０とリセ
ット回路５０とにバックアンプ電源４からの給電を継続
しておくのが望ましい、さらに、この実施例のようにリ
セット信号ｉがｒＬＪの状態で記憶部２にリセットがか
かるようにしておくのが記憶部２の記憶内容の保全をよ
り確実にする上で望ましい。

第１の時限信号および第２の時限信号についても同様の
意味で、実施例におけるようにｒＬＪを存在の状態に対
応させるのが望ましい。

〔発明の効果〕

以上の説明かられかるように、本発明によれば計算機電
源に停電があった時、これを検出する停電検出手段から
の停電検出信号に緊急割込回路が直ちに応じて計算機に
緊急退避用の割込信号を発するので、計算機は重要情報
を記憶部内の所定領域に退避させてその保全を図ること
ができる。この緊急退避に必要な第１の時限の間は停電
がｗ１続的なものか瞬間的なものかに関せず上の割込信
号が確保されるので、本発明による停電処理回路は停電
の種類や状況に怒わされることなく確実な緊急退避を保
証する。第１の時限回路によるこの第１の時限の設定動
作に引き続いて第２の時限回路により第２の時限が設定
されて、リセット回路は少なくともこの第２の時限間は
記憶部にリセット信号を送って、上のように緊急退避さ
れた重要情報を含めて記憶部内の全記憶内容を書換え禁
止等の手段てバックアップ電源からの給電下で安全に保
全させる。第２の時限の経過時点で復電しておれば、停
電処理回路の内部状態も停電前の状態に帰っているので
、計算機は直ちに動作を再開することができ、第２の時
限の経通時点でまだ停電が継続しておれば、リセット回
路からリセット信号が引き続いて記憶部に供給されその
記憶内容の保全を復電時まで継続させる。従って本発明
による停電処理回路によれば、緊急退避された重要情報
を含めて記憶部内の全記憶内容を停電の経過のいかんに
関せず最も安全に保護することができ、かつ停電が瞬間
的なものであったときに計算機の動作の早期再開を可能
とする効果を有する。

なお、計算機が記憶部内のデータの読出しあるいはそれ
への書込み動作をしている最中に停電が発生し、これに
応じて直ちに記憶部にリセット信号を送って書換え禁止
を掛けると、読書き中のデータが破壊されてしまうおそ
れがあるが、上述の第１の時限内の緊急退避動作はかか
るデータ破壊の危険をも未然に防止する意味も持つもの
である。

【図面の簡単な説明】

図はすべて本発明に関するもので、内部１図は本発明に
よる計算機用停電処理回路の実施例回路図、第２図１第
３図および第４図はそれぞれ連続停電、瞬間停電および
断続停電の場合の本発明回路の動作を示す主な信号の波
形図、第５図は復電時の本発明回路の動作を示す主な信
号の波形図である０図において、 １：計算機、２：記憶部ないしはＲＡＭ、３　：計算機
電源、４：バンクアップ電源、５：バス、１０：停電検
出手段、１１：電位引き上げ抵抗、１２：時定数回路の
キャパシタ、１３：時定数回路の抵抗、１４：インバー
タ、２０：緊急割込回路、２１：インバータ、２２：フ
リップフロップ、２３ニオアゲート、３０：第１の時限
回路、３１：インバータ、３２：電位引合上げ抵抗、３
３：時定数回路の抵抗、３４：時定数回路のキャパシタ
、３５．３８：シュミット回路の抵抗、３６．３７：シ
ュミット回路のインバータ、４０：第２の時限回路、４
１：ナンドゲート、４２：時定数回路のキャパシタ、４
３：時定数回路の抵抗、４４：シュミット回路の抵抗、
４５：シュミット回路のインバータ、５０：リセット回
路、５１ニオアゲート、５２：インバータ、ＤＳ：停を
検出信号、■Ｓ：割込信号、Ｌｌラッチ出力、ＩＩＭＩ
：計算機の割込入力、Ｒ３：リセット信号、ＴＬＩ：第
１の時限、ＴＬ２　：第２の時限、〒ｌ１ｌｄ　：第１
の時限回路内シュミット回路の下向けの動作しきい値、
ＴＨｌｕ　：第１の時限回路内シュミット回路の上向き
の動作しきい値、ＴＨ２：第２の時限回路内シュミット
回路の動作しきい値、ＴＳＩ　：第１の時限信号、ＴＳ
２：第２の時限信号、ｔ：時間、ｔＯ：停電時刻、ｔｌ
：第１の時限終了時刻、ｔ２：第２の時限終了時刻、ｔ
３フ復電時刻、ｖｌ：第１の時限回路内時定数回路の電
圧、Ｖ１２：第２の時限回路内時定数回路への入力電圧
、ｖ０２：第２の時限回路内時定数回路の出力電圧、Ｖ
：回路への給電電圧、・、ン 第２図 第３図 第５図

Claims (1)

1. 【特許請求の範囲】 １）記憶部に対してバックアップ電源が備えられた計算
   機に対する停電処理回路であって、計算機電源の瞬時停
   電を検出可能な停電検出手段と、該手段から停電検出信
   号を受けてラッチされ該ラッチ期間中計算機に対し緊急
   退避用の割込信号を発する緊急割込回路と、該緊急割込
   回路のラッチ出力を受けて起動され計算機の緊急退避に
   必要な第１の時限の経過後に第１の時限信号を発して緊
   急割込回路のラッチ状態を解く第１の時限回路と、第１
   の時限信号を受けて起動され所定の第２の時限の間中第
   ２の時限信号を発する第２の時限回路と、第１の時限信
   号および第２の時限信号の少なくとも一方が存在する間
   中計算機の記憶部に対してリセット信号を発してそれを
   保持するリセット回路とを備えてなる計算機用停電処理
   回路。 ２）特許請求の範囲第１項記載の回路において、緊急割
   込回路に対する停電検出信号によるラッチが第１の時限
   信号によるその解除よりも優先されることを特徴とする
   計算機用停電処理回路。 ３）特許請求の範囲第１項記載の回路において、第１の
   時限回路中の第１の時限経過後に第１の時限信号を発生
   する出力部と第２の時限回路とリセット回路とが記憶部
   に対すると共通のバックアップ電源により給電されるこ
   とを特徴とする計算機用停電処理回路。