JPS63136510A - 多結晶シリコン薄膜の形成方法 - Google Patents

多結晶シリコン薄膜の形成方法

Info

Publication number
JPS63136510A
JPS63136510A JP28498186A JP28498186A JPS63136510A JP S63136510 A JPS63136510 A JP S63136510A JP 28498186 A JP28498186 A JP 28498186A JP 28498186 A JP28498186 A JP 28498186A JP S63136510 A JPS63136510 A JP S63136510A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
thin film
silicon thin
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28498186A
Other languages
English (en)
Other versions
JPH0752715B2 (ja
Inventor
Hiroya Sato
浩哉 佐藤
Atsushi Kudo
淳 工藤
Masayoshi Koba
木場 正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61284981A priority Critical patent/JPH0752715B2/ja
Publication of JPS63136510A publication Critical patent/JPS63136510A/ja
Publication of JPH0752715B2 publication Critical patent/JPH0752715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は多結晶シリコン薄膜の形成方法の改良に関する
もので、特には電界効果薄膜トランジスタ等の半導体装
置を構成する多結晶シリコン薄膜の形成方法の改良に関
する。
〈従来の技術〉 近年、多結晶シリコン薄膜は、SOIデバイスの能動領
域としての利用、或いは液晶ディスプレイ表示素子の薄
膜トランジスタへの応用等のため、盛んに研究が進めら
れている。これらの応用に際しては、活性層として多結
晶シリコン薄膜を用いる場合のみならず、ゲート電極と
して用いる場合にはゲート電極直下の能動領域に対する
水素化によるダングリングボンドの終端を容易にせしめ
るという見地から、単位面積あたりの未結合手の少ない
、即ち粒径の大きい多結晶シリコンを作製することが求
められている。
上述の目的を達成するため、イオン等を用いて多結晶シ
リコンを堆積する際、粒径が大きくなるように多結晶シ
リコンを形成する第1の方法がある。しかし、この第1
の方法はスループット、コスト及び品質等の点に問題が
あり、実用化に向かない。
そこで、基板に堆積した非単結晶シリコンに、シリコン
イオンを加速注入して内部の構造を完全な非晶質に改質
した後、熱アニールを行なってシリコンを固相成長させ
て結晶化を行ない、多結晶シリコンを形成する第2の方
法が開発された。
〈発明が解決しようとする問題点〉 上述の第2の方法では、シリコンイオンの注入を、非単
結晶シリコン全面に行ない、完全に非晶質化するため再
結晶の核がない。このため、上記非単結晶シリコン全面
を結晶化する際、再結晶の核生成を熱的過程に頼ること
になり、固相成長温度として600°C以上必要となる
。したがって、例えば液晶ディスプレイの大画面化に伴
い、そのディスプレイ基板に熔融石英に変えてより安価
なガラス基板を使用したくとも、ガラスの歪点温度が5
50〜600°Cと上記固相成長温度より低いため、多
結晶シリコンを用いる薄膜トランジスタの透明基板とし
て低コストの基板を使用できないという問題がある。
また再結晶核の位置を人為的に制御できないため、成長
した結晶粒同士が接鱈しあって多結晶シ人 シランの大粒径化に限界があられれ、更に形成した多結
晶シリコンの面内の粒径分布が不均一で、再現性に乏し
いという問題がある。
〈問題点を解決するための手段〉 本発明は上述する問題を解決するためになされたもので
、低温プロセス下で粒径の大きい多結晶シリコンを、面
内の粒径分布を均一に且つ再現性よく形成できる多結晶
シリコン薄膜の形成方法を提供するものである。
本発明は、非単結晶シリコンにシリコンイオンを注入す
る際、予め非単結晶シリコン上にマスクを形成して選択
的にシリコンイオンを注入することにより、非単結晶シ
リコンのマスク被覆領域に再結晶の核を残して置く多結
晶シリコン薄膜の形成方法を提供するものである。
〈作 用〉 本発明の如く、非単結晶シリコンにシリコンイオンを注
入して非晶質化し、次いでアニールにより非晶質層を結
晶化させて多結晶シリコンを形成するプロセス中、前記
非単結晶シリコンに施すイオン注入を選択的に行なうこ
とによって、非晶質層の所望する位置に再結晶の核を残
すことができる。したがってこのようなイオン注入を施
した非単結晶シリコンをアニールすると、限局された再
結晶核を中心とした結晶化のみが促進され、面内の分布
が均一で、加えて大粒径の多結晶シリコン薄膜を再現性
よく形成することが可能になる。
〈実施例〉 以下本発明の実施例を図面にて詳述するが、本発明が以
下の実施例に限定されるものではない。
第1図は本実施例の構成を示す断面図である。
第1図に示すように、p型(+00)シリコン基板l上
に熱酸化膜2を400nmの膜厚で形成し、□更に多結
晶シリコン簿膜3を1100nの膜厚で形成する。この
時、前記多結晶シリコン薄膜3は真空蒸着法で形成し、
その条件は基板温度450℃、真空度5XIO’Pa 
、成膜速度10 nmI/rr1i nである。
次いで上記多結晶シリコン薄膜3上に、常圧CVD法に
よって5i02膜を形成する。該5i02膜は原料ガス
としてモノシランと酸素を用い、基板温度420℃にて
膜厚250nmに形成する。
次いで上記5i02膜上にホトレジストを被着し、ホト
リソグラフィ法により直径0.5μm1間隔0.6μm
のドツト状レジストパターンを作製する。該レジストパ
ターンをマスクとして、上記5i02膜をバッフアート
フッ酸(1%)にてエツチングし、5i02パターン4
を形成した後、上記レジストパターンを剥離する。この
時、エツチング条件としてオーバエッチとなる条件を設
定し、第1図に示すような疑似円錐状の5i02パター
ン4を得る。
しかる後、該5i02パターン4をマスクとして、多結
晶シリコン薄膜3に加速電圧+30KeVにてシリコン
イオンをlXl015個/cd注入し、更にシリコン基
板lを数度回転させて同条件でシリコンイオンをlXl
015個/d注入する。ここで用いるイオン注入袋筒は
、イオン入射方向に対して約7度の傾きで基板を保持す
るように設計されているため、上述の如く基板を回転さ
せることにより、リ チャネソングを避けることができ、且つ疑似円錐のごく
中心直下を除いて上記多結晶シリコン立膜3を完全に非
晶質化することができる。
次いでフッ酸(2,5%)にて5i02パターン4を完
全に除去した後、窒素雰囲気中にて550°Cの炉アニ
ールを90時間行なうことにより、疑似円錐直下にあっ
てイオン注入されなかった領域を核として、非晶質化し
ていた多結晶シリコン薄膜3を再び結晶化する。
上述の如く作製した本実施例に基づくサンプルをサンプ
ルAとし、このサンプルAと比較するために、イオン注
入時のマスクとなる5i02パターン4を形成せずに多
結晶シリコン薄膜3にシリコンイオンを注入した後アニ
ールを行なったサンプル(サンプルB)と、多結晶シリ
コン薄膜3にイオン注入、アニール等の処理を何ら行な
わなかったサンプル(サンプルC)とを作製した。この
時、他の工程は本実施例と同様に行なう。
第2図は上記サンプルA、B及びCにX線回折を行ない
、その時の多結晶シリコン3 (II+)面からの回折
強度を示すものである。図から明らかなように本実施例
に基づくサンプルAの回折強度はイオン注入、アニール
等の処理を何ら施さなかったサンプルCの回折強度の1
0倍に達し、本実施例によって多結晶シリコン薄膜3の
結晶粒径は大きく成長している。また、イオン注入用マ
スクを形成しなかったサンプルBは回折ピークが観測さ
れず、イオン注入によって非晶質化した多結晶シリコン
薄膜3はほとんど再結晶を生じない。
第3図は透過電子顕微鏡によって上記サンプルA、B及
びCの粒径を測定した結果を表す。第3図から明らかな
ように、本実施例に基づくサンプルAは、サンプルB、
Cに比べて粒径が著しく拡大し、且つ粒径の分散が小さ
い。
第4図は上記サンプルAとCのラマン散乱スペクトルの
測定結果を示す。比較のため単結晶シリコンのスペクト
ル(図中D)も加えた。第・1図から明らかなように、
イオン注入、アニール等の処理を何ら施さなかったサン
プルCに比べて、本実施例に基づくサンプルAからのス
ペクトルはピーク位置、ピーク形状共に単結晶シリコン
に近付き、サンプルCよりサンプルAの方が結晶粒径が
大きくなっていることがわかる。
/d注入して、550°Cの活性化熱処理を1時間行な
った後、多結晶シリコン薄膜3の抵抗率を測定した。こ
れは、本実施例に基づくサンプルAとイオン注入、アニ
ール等の処理を何ら施さなかったサンプルCとに実行し
、その結果を第5図に示す。
第5図から明らかなように、本実施例に基づくサンプル
Aの抵抗率は5×100・備で、イオン注入。
アニール等の処理を何ら施さなかったサンプルCの抵抗
率の約’/+ooに減少しており、多結晶シリコン中の
ダングリングボンドの減少を示唆している。
第2図〜第5図に示した実験によって、本実施例により
粒径が大きく且つ面内の均一な粒径分布を有する多結晶
シリコン薄膜が形成し得ることを確認した。
上記本実施例において多結晶シリコン薄膜3にシリコン
イオンを注入する際、イオン加速電圧。
イオン注入量を夫々180KeV、lXl015個/d
に設定したが本発明はこれに限定されるものではなく、
SiO2パターン直下のごく微小な領域以外を完全に非
晶質化できるイオン加速電圧及びイオン注入量であれば
、適用してよい。
更に上記本実施例において非晶質化した多結晶シリコン
薄膜3をアニールして固相成長させ再結晶化する際、ア
ニール温度を550°Cに、アニール時間を90時間に
設定したが、本発明はこれに限定されるものではなく、
前工程であるイオン注入により形成した非晶質層におけ
る、主に熱的過程による新たな核生成が行なえない範囲
で、且つ非晶質化した多結晶シリコン薄膜3全面に再結
晶化が及ぶ範囲内のアニール温度及びアニール時間であ
れば適用してよい。
〈発明の効果〉 以上のように本発明によれば、非晶質絶縁基板上に、大
粒径で、且つダングリングボンドの少ない多結晶シリコ
ン薄膜を、粒径分布をそろえて再現性よく形成すること
が可能になる。
したがって、本発明に依る多結晶シリコン薄膜を活性層
として用いて薄膜トランジスタを構成すると、キャリヤ
移動度の向上及び閾値電圧の低減が図れる。また、ゲー
ト電極材料として用いると、活性層の水素化が極めて効
率的に行なえるため、更に上記特徴を生かした素子を形
成し得る。加えて、本発明による多結晶シリコンは、不
純物活性化率が高いため、低抵抗率が実現し、配線材料
として、Fl、Jいると半導体装置の高速化が図れる。
液晶ディスプレイへの適用を考えると、高いキャリア移
動度をもつために、シフトレジスタ等の駆動回路を内蔵
することが可能になる。
このように本発明を用いて多結晶シリコン薄膜を形成す
ると、その適用範囲が広がると共に、この簿膜を用いて
形成した半導体装置の特性を向上させることが可能にな
る等、本発明の及ぼす効果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す断面図、第2図
はX線回折によるシリコン(II+)面からの回折強度
の比較図、第3図は粒径の分散の比較図、第4図は波数
に対するラマン散乱スペクトル強度の比較図、第5図は
電気抵抗率の比較図である。 l;p型シリコン基板 2:熱酸化膜 3:多結晶シリ
コンg膜 4 : 5i02パターン代理人 弁理士 
杉 山 毅 至(他1名)第1図 大 第2図       第3図 4畿(cm’) :JI、4図 C 銭秤 渠5図

Claims (1)

  1. 【特許請求の範囲】 1)基板の一主面上に多結晶シリコン薄膜を形成する方
    法において、 基板上に非単結晶シリコン薄膜を形成する工程と、 該非単結晶シリコン薄膜上に所望パターンをもつマスク
    を形成してシリコンイオンを注入する工程と、 イオン注入した上記非単結晶シリコン薄膜の固相成長を
    行なう工程とからなり、均一な面分布をもつ大粒径の多
    結晶シリコン薄膜を形成することを特徴とする多結晶シ
    リコン薄膜の形成方法。
JP61284981A 1986-11-27 1986-11-27 多結晶シリコン薄膜の形成方法 Expired - Fee Related JPH0752715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284981A JPH0752715B2 (ja) 1986-11-27 1986-11-27 多結晶シリコン薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284981A JPH0752715B2 (ja) 1986-11-27 1986-11-27 多結晶シリコン薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPS63136510A true JPS63136510A (ja) 1988-06-08
JPH0752715B2 JPH0752715B2 (ja) 1995-06-05

Family

ID=17685584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284981A Expired - Fee Related JPH0752715B2 (ja) 1986-11-27 1986-11-27 多結晶シリコン薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0752715B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214490A (ja) * 1990-12-29 2000-08-04 Semiconductor Energy Lab Co Ltd テレビ受像機
US6188085B1 (en) 1993-06-10 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
JP2006333923A (ja) * 2005-05-31 2006-12-14 Yoshino Kogyosho Co Ltd 化粧料容器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170518A (en) * 1981-04-14 1982-10-20 Toshiba Corp Fabrication of semiconductor thin film
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
JPS60164316A (ja) * 1984-02-06 1985-08-27 Sony Corp 半導体薄膜の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170518A (en) * 1981-04-14 1982-10-20 Toshiba Corp Fabrication of semiconductor thin film
JPS60143624A (ja) * 1983-12-29 1985-07-29 Fujitsu Ltd 半導体装置の製造方法
JPS60164316A (ja) * 1984-02-06 1985-08-27 Sony Corp 半導体薄膜の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214490A (ja) * 1990-12-29 2000-08-04 Semiconductor Energy Lab Co Ltd テレビ受像機
US6188085B1 (en) 1993-06-10 2001-02-13 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
US6255146B1 (en) 1993-06-10 2001-07-03 Mitsubishi Denki Kabushiki Kaisha Thin film transistor and a method of manufacturing thereof
JP2006333923A (ja) * 2005-05-31 2006-12-14 Yoshino Kogyosho Co Ltd 化粧料容器

Also Published As

Publication number Publication date
JPH0752715B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
KR100473996B1 (ko) 비정질 실리콘의 결정화 방법
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
US4868140A (en) Semiconductor device and method of manufacturing the same
JPH02103925A (ja) 半導体装置の製造方法
JP3220864B2 (ja) 半導体装置の製造方法
JPS63136510A (ja) 多結晶シリコン薄膜の形成方法
JPS61119079A (ja) 薄膜トランジスタの製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JP2638868B2 (ja) 半導体装置の製造方法
JPS6342112A (ja) 多結晶シリコン薄膜の形成方法
JPS58182816A (ja) シリコン系半導体材料の再結晶方法
JP2687393B2 (ja) 半導体装置の製造方法
JPH02188499A (ja) 結晶粒径の大きい多結晶シリコン膜の製法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JP2822394B2 (ja) 半導体装置の製造方法
JP2687394B2 (ja) 半導体装置の製造方法
JPS63236310A (ja) 半導体素子及びその製造方法
JPH04349619A (ja) 単結晶半導体膜の製造方法
JPS63283013A (ja) 多結晶シリコン薄膜の形成方法
JPS6276514A (ja) 半導体装置の製造方法
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
JP3224312B2 (ja) 微結晶シリコン形成方法
JPH04373171A (ja) 半導体素子の作製方法
JPH0311618A (ja) 半導体の製造法
JPH0451514A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees