JPS63136153A - 情報を秘密に記憶・処理するための不正防止装置付集積回路 - Google Patents

情報を秘密に記憶・処理するための不正防止装置付集積回路

Info

Publication number
JPS63136153A
JPS63136153A JP62280848A JP28084887A JPS63136153A JP S63136153 A JPS63136153 A JP S63136153A JP 62280848 A JP62280848 A JP 62280848A JP 28084887 A JP28084887 A JP 28084887A JP S63136153 A JPS63136153 A JP S63136153A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit
input
delay circuit
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62280848A
Other languages
English (en)
Other versions
JP2739643B2 (ja
Inventor
ジル　リジマック
ローラン　スジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Composants Militaires et Spatiaux
Original Assignee
Thomson Composants Militaires et Spatiaux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Composants Militaires et Spatiaux filed Critical Thomson Composants Militaires et Spatiaux
Publication of JPS63136153A publication Critical patent/JPS63136153A/ja
Application granted granted Critical
Publication of JP2739643B2 publication Critical patent/JP2739643B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1025—Identification of user by a PIN code
    • G07F7/1083—Counting of PIN attempts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報を秘密に記憶・処理するための不正防止
装置付集積回路に関するものである。
本発明は特に、メモリ付カード（ＩＣカード）として知
られている上記のタイプの集積回路に関する。もちろん
、本発明がこれだけに限られるわけではない。
従来の技術 メモリ付カードは集積回路を用いて実現する。
この場合、集積回路には、通常は変更不能な秘密データ
が記憶されている電気的にプログラム可能な不揮発性メ
モリと、この集積回路をデータ転送装置に接続するため
の入出力手段と、この人出力手役と上記不揮発性メモリ
の間に接続された処理手段とが備えられている。メモリ
付カードを応用する分野によっては、アクセスキーを用
いることにより不揮発性メモリの所定の領域を保護する
ことが是非とも必要である。アクセスキーとしては、例
えばこの特別な領域の読出しまたは書込みを行うことの
できる所定の権利を有する秘密コードが用いられる。連
続して何回も操作を試みることによりメモリの秘密コー
ドすなわちアクセスキーを発見しようとする不正者を断
念させることのできる装置が既に多数存在している。
このような装置のうちで最もよく知られているものは、
入力されたキーが誤っていた場合にはこのキーを永久的
に記憶しておき、エラーの数が所定値を越えるとただち
にこの集積回路の動作をストップさせる装置であろう。
一般に、この装置には論理回路がさらに備えられている
。
この論理回路があるために、集積回路への供給電流の変
化を観測することによっては正しいキーの通過をモニタ
することはできない。従って、不正者は自分の行った操
作の結果を知ることは不可能である。
発明が解決しようとする問題点 ところで、上記の装置には、最も頻繁に使用される正し
い操作を記憶しておくための比較的大きなメモリスペー
スが必要とされる。メモリ付カードの動作が比較的単純
である場合には、このように複雑な処理を行うのに素子
上に多くのスペースが必要とされるため好ましくない。
このようなわけで、このタイプの不正防止装置はあまり
利用されていない。さらに、応用によっては不正防止装
置の性能を強化することが要請されている。
本発明の装置を用いると上記の問題点を簡単に解決する
ことができる。すなわち、メモリ付カードを簡単なこと
に応用する場合には従来の装置の代わりに使用し、複雑
なことに応用する場合には、従来の装置と組合わせて使
用することが可能である。
問題点を既決するための手段 本発明によれば、秘密コードの入力によって集積回路の
様々な機能にアクセスすることを制御する手段を備える
、情報を秘密に記憶・処理するための集積回路であって
、上記制御手段が、２回の秘密コード入力操作の間の時
間間隔を所定の最小値にする遅延回路を備えることを特
徴とする集積回路が提供される。
本発明によればさらに、集積回路であって、−特にイネ
ーブルデータを記憶する電気的にプログラム可能な不揮
発性メモリと、 −上記集積回路をデータ転送装置に接続するための入出
力手段と、 −上記入出力手段と上記メモリの間に接続されており、
上記イネーブルデータと上記入出力手段を介して入力さ
れる秘密データとの比較を行う比較器を含むアクセス制
御回路を備える処理手段と を少なくとも備え、 上記アクセス制御回路はさらに遅延回路を備え、該遅延
回路は、２回の秘密コード入力操作の間の所定の最小時
間間隔の間を通じて、この２回の秘密コード入力操作の
間に上記集積回路への供給電流が遮断された場合でも、
上記入出力手段をロックすることを特徴とする集積回路
が提供される。
当業者のため、本発明に含まれる範囲として以下の点を
はっきりさせておく。
情報処理とは、集積回路と外部システムの間で単にデー
タ転送を行うこと、または、データ転送を行い、集積回
路内部でこのデータに対して所定数の操作を実行するこ
とを意味する語である。
比較器とは、イネーブルデータと秘密コードすなわちア
クセスキーとの比較を行う単純な比較器のことだけでな
く、イネーブルデータまたは秘密コードすなわちアクセ
スキーをもとにして所定数の操作を実行して、さらに操
作を継続できるようにする任意のシステムのことも意味
する語である。
処理手段とは、メモリ内へのデータの書込みやメモリか
らのデータの読出しのほか、これらデータの処理や集積
回路の様々な機能へのアクセスを制御するのに必要とさ
れるあらゆる回路のことを意味する語である。一般に、
この処理手段は当業者には周知の付属回路を備えるマイ
クロプロセッサで構成されている。
本発明の他の特徴および利点は、添付の図面を参照した
実施例についての以下の説明に現れるであろう。なお、
本発明が以下の実施例に限定されることはない。
実施例 第１図は本発明の集積回路を用いたメモリ付カード１の
一実施例を示す図である。
第１図に図示したメモリ付カードは、このメモリ付カー
ドをデータ転送外部装置と接続するための入出力装置２
と、メモリ付カードの様々な機能へのアクセスを制御す
る装置３０を特に備える処理手段３と、電気的にプログ
ラム可能な不揮発性メモリ４とを主構成要素として備え
ている。処理手段３は、入出力装置２と不揮発性メモリ
４の間に接続されている。アクセス制御装置３０は、２
回の秘密コード入力操作の間の時間間隔を最小にする遅
延回路３１を備えている。
この遅延回路３１は、電圧供給がこの２回の操作の間に
遮断された場合でもこの時間間隔を最小にすることがで
きる。なお、この時間間隔は、メモリ付カードのアクセ
スコードを知らない使用者がこのアクセスコードを知る
確率かはとんどゼロになるように決める。
第２図は、処理手段３が特にメモリ内の各メモリセルへ
のアドレス回路を備えるメモリ付カードの一実施例を示
す図である。このアドレス回路はカウンタ３５で構成さ
れている。この処理手段３はさらに、不揮発性メモリ４
の読出し／書込み制御用論理回路３６を備えている。こ
の読出し／書込み制御用論理回路３６を用いると、デコ
ーダからの命令により、メモリ内のアドレスされたビッ
トの読出しやこのメモリ内の所定のアドレスへのデータ
ビットの書込みができる。
この読出し／書込み制御用論理回路３６の入力および出
力Ｉ１０はそれぞれデータ転送回路に接続されていて、
書込みデータの受信または読出したデータの転送ができ
るようになっている。
アクセス制御回路３０は入出力装置から出力された命令
信号ＡとＢのデコードを行うデコーダ３２を備えている
。
このアクセス制御回路３０はさらに、デコーダ３２と不
揮発性メモリ４のデータ出力Ｓの間に接続された比較器
３３を備える。この比較器３３の出力はフリップ７０ツ
ブ３４の入力に接続されている。このフリップフロップ
３４の出力は遅延回路３１の入力と読出し／書込み制御
用論理回路３６の入力に接続されている。遅延回路３１
は、別の入力がカウンタ３５に接続され、出力がデコー
ダ３２０入力に接続されている。
デコーダ３２に入力される命令信号Ａが論理値１に対応
するかＯに対応するかによって、このデコーダ３２はカ
ウンタ３５のゼロリセットＲＡＺまたはこのカウンタ内
の数値のインクリメントＩＮＣを行う。
命令信号Ｂは入力される秘密コードに対応する。この秘
密コードの最初のビットが検出されると、このビットは
命令信号Ａの論理状態Ｏまたは１に変換されてカウント
がスタートする。
カウントが１増加するごとに、カウンタの出力の論理値
に応じてメモリ内の所定の領域に記憶されているイネー
ブルコードの１ビツトがアドレスされる。デコーダが論
理命令ＣＬ　（またはＣＥ）を出力すると、読出し／書
込み制御用論理回路３６により読出し命令ＣＬに変換さ
れる（命令ＣＥは書込み命令に変換される）。
指定されたアドレスで読出されたビットは比較器３３の
入力に送られる。この比較器３３あ他方の入力には秘密
コードに対応するデコーダ３２からのビットが入力され
る。上記の２つのビア１−が同しだと、比較器の出力に
よってフリップフロップ３４の状態が変化することはな
い。カウンタ３５が秘密コードの最終ビットを検出する
と、このカウンタの出力の１つ（信号Ｃ）により遅延回
路の充電が開始される。所定のワードに対してフリップ
フロップ内の状態がまったく変化しない、すなわち、こ
のフリップフロップの出力の論理状態がこのワードの各
ビットに対して同じ状態にとどまる場合には、充電と同
時に放電（信号Ｄ）が始まる。
比較器の各入力に入力される２つのビットが互いに異な
っているときにはフリップフロップの状態が変化する。
このフリップフロップの出力状態が変化すると、遅延回
路３１内での充電と同時に起こっていた放電が阻止され
る。遅延回路３１は従って秘密コードの最終ビットが検
出されたときに充電が開始されるが、放電は、所定の時
間ｄ経てからでないと起こらない。デコーダには遅延回
路の出力信号Ｖが入力されるが、このデコーダはこの信
号Ｖによって期間ｄを通じてロックされる。このため、
この期間ｄに集積回路への供給電圧が遮断されていても
、メモリ内に記憶されているイネーブルコードと秘密コ
ードが比較されることはこの期間を通じてまったくない
。
第３図は、遅延回路３１の一実施例を示す図である。こ
の遅延回路は、ＣＭＯ３またはＮＭ○Ｓ技術による２つ
の電界効果トランジスタ３１０と３２０を備えているこ
とが好ましい。この２つの電界効果トランジスタは直列
に接続されている。電界効果トランジスタ３１０は電圧
ＶＣＣに接続され、電界効果トランジスタ３２０は電圧
Ｖ　ｓ　ｓに接続されている。遅延を導入するにはダイ
オード３３０を利用することができる。このダイオード
３３０は、カソードがこの２つの電界効果トランジスタ
の接続点に接続され、アノードが電圧Ｖ　ｓ　ｓに接続
されている。図面ではダイオードは点線で示されている
。というのは、このダイオードは独立した素子ではない
からである。このダイオードは本来的に備わっているも
のであり、例えば電界効果トランジスタ３２０のドレイ
ンと基板の間の接合部がこのダイオードを構成する。こ
のダイオードにより、所望の値の遅延時間を得ることが
できる。
カウンタ３５の値が２″（３２ピントのコードの場合に
は３２）に達すると、電界効果トランジスタ３１０のゲ
ートは信号Ｃにより既にアクティブにされているのでこ
の電界効果トランジスタ３１０は導通してノードＮが供
給電圧Ｖ　ＣＣにより充電される。この場合、デコーダ
３２の入力に過去に入力された命令列が何であるかには
関係ない。
秘密コードの各ビットとイネーブルコードの各ビットの
比較を連続的に行っている間を通じてフリップフロップ
３４が同一の状態、例えば静止状態にとどまるときには
、信号りによりアクティブにされる電界効果トランジス
タ３２０が導通する。従って、ノードＮは電界効果トラ
ンジスタ３２０を通って放電され、電圧Ｖ　ｓ　ｓと等
しくなる。
フリップフロップ３４の状態が比較操作中に変化すると
きには、電界効果トランジスタ３２０が信号りによって
アクティブにされることはない。
というのは、信号りは必要なレベルに達していないので
ノードＮが充電された状態が維持されるからである。
ノードＮが充電されているときには、このノードＮが充
電されているという状態が、インバータ３４０を介して
必要な論理値レベルを有する信号Ｖとしてデコーダ３２
に伝えられる。その結果、デコーダ３２がロックされる
。すると、ノードＮは、ダイオード３３０を介して電界
効果トランジスタが埋込まれている基板に向けて放電さ
れる。この放電の期間は、使用する素子技術によって異
なる。例えばこの放電期間は０，１〜１秒であり、集積
回路への電圧供給の停止によっても影響されない。
ダイオード３３０を通過する電流が十分弱くなるとノー
ドＮの放電が終了する。すると、インバータの入力の論
理レベルがデコーダ３２のロックを解除するする信号Ｖ
となってインバータ３４０を介して送られる。
得られる遅延時間は約０．１〜１秒である。この遅延時
間があるために、例えば３２ビツトのコードを使用する
場合には、可能な全コードに対応する４、　２９４．２
９６個のコードが通過するには１３〜１３０年かかるこ
とになる。
この遅延時間が（不正者にとって最も好ましい）０．１
秒である場合でも、不正者は１日に８６、４００個のコ
ードしか試してみることができないであろう。これは、
正しいコードを発見する確率が１　／４９．７１０であ
ることを意味する。従って、この確率を１　／１０．０
００まで大きくするためには５昼夜連続してコードを試
してみなくてはならない。
モチロン、６４ビツトのコードにすれば不正者が正しい
コードを発見する確率はさらに低くなる。
【図面の簡単な説明】
第１図は、本発明の集積回路の概略図である。 第２図は、第１図の集積回路の一実施例を示す図である
。 第３図は、第２図の集積回路内の遅延回路の一実施例を
示す図である。 （主な参照番号） ２・・入出力手段、　　３・・処理手段、４・・不揮発
性メモリ、 ３０・・アクセス制御装置、 ３１・・遅延回路、　　　　３２　　・・デコーダ、３
３・・比較器、 ３４・・フリップフロップ、 ３５・・カウンタ、 ３６・・読出し／書込み制御用回路、 ３１０．３２０　　・・電界効果トランジスタ、３３０
　　・・ダイオード、　　３４０・・インバータ特許出
願人　トムソン　コンポヂン ミリテール　エ　スパシオー

Claims (3)

    【特許請求の範囲】
  1. （１）情報を秘密に記憶・処理するための集積回路であ
    って、 −特にイネーブルデータを記憶する電気的にプログラム
    可能な不揮発性メモリと、 −上記集積回路をデータ転送装置に接続するための入出
    力手段と、 −上記入出力手段と上記メモリの間に接続され、アドレ
    スカウンタと読出し／書込み制御用論理回路と、アクセ
    ス制御回路とを備える処理手段と、 −２回の秘密コード入力操作の間の時間間隔を所定の最
    小値にする遅延回路と を備え、 上記アクセス制御回路が、上記遅延回路と、比較器と、
    フリップフロップと、入力されたコードをデコードする
    デコーダとを備え、上記遅延回路は、上記アドレスカウ
    ンタが上記秘密コードのコード化ビットの最終ビットを
    受信したときに出力する信号により充電され、上記秘密
    コードの各コード化ビットと上記メモリ内のイネーブル
    データの各ビットの比較結果を表すフリップフロップの
    出力信号により放電され、該遅延回路は、２回の秘密コ
    ード入力操作の間に上記集積回路への供給電流が遮断さ
    れた場合でも所定の期間にわたって上記デコーダにロッ
    ク信号を出力することを特徴とする集積回路。
  2. （２）上記遅延回路は第１と第２の電界効果トランジス
    タを備え、第１の電界効果トランジスタのゲートは上記
    充電信号によりアクティブにされ、第２の電界効果トラ
    ンジスタのゲートは上記放電信号によりアクティブにさ
    れ、上記各電界効果トランジスタの一方の主電極は互い
    に接続されており、他方の主電極はそれぞれ第１の電位
    （Ｖ＿ｃ＿ｃ）と第２の電位（Ｖ＿ｓ＿ｓ）に接続され
    、上記遅延回路はさらに、カソードが上記互いに接続さ
    れた主電極の共有点に接続され、アノードが第２の電位
    （Ｖ＿ｓ＿ｓ）に接続されたダイオードを備えることを
    特徴とする特許請求の範囲第１項に記載の集積回路。
  3. （３）上記ダイオードが第２の電界効果トランジスタの
    ドレイン（またはソース）と基板の間に本来的に存在し
    ている接合部であることを特徴とする特許請求の範囲第
    ２項に記載の集積回路。
JP62280848A 1986-11-07 1987-11-06 情報を秘密に記憶・処理するための不正防止装置付集積回路 Expired - Lifetime JP2739643B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8615577A FR2606530A1 (fr) 1986-11-07 1986-11-07 Circuit integre pour la memorisation et le traitement d'informations de maniere confidentielle comportant un dispositif anti-fraude
FR8615577 1986-11-07

Publications (2)

Publication Number Publication Date
JPS63136153A true JPS63136153A (ja) 1988-06-08
JP2739643B2 JP2739643B2 (ja) 1998-04-15

Family

ID=9340652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62280848A Expired - Lifetime JP2739643B2 (ja) 1986-11-07 1987-11-06 情報を秘密に記憶・処理するための不正防止装置付集積回路

Country Status (6)

Country Link
US (1) US4851653A (ja)
EP (1) EP0267114B1 (ja)
JP (1) JP2739643B2 (ja)
DE (1) DE3764769D1 (ja)
ES (1) ES2017514B3 (ja)
FR (1) FR2606530A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998203A (en) * 1985-03-12 1991-03-05 Digiulio Peter C Postage meter with a non-volatile memory security circuit
US5146217A (en) * 1989-05-25 1992-09-08 Motorola, Inc. Selective call receiver having confidential message read protection
JP2724008B2 (ja) * 1989-12-01 1998-03-09 沖電気工業株式会社 本人確認処理システム及び本人確認処理方法
EP0457940B1 (en) * 1990-05-21 1996-01-03 Hewlett-Packard GmbH Activating circuit
FR2722316B1 (fr) * 1994-07-07 1996-09-06 Solaic Sa Dispositif et procede de controle et de traitement de cheques bancaires
GB9414266D0 (en) * 1994-07-14 1994-08-31 Jonhig Ltd Testing of memory content
DK116996A (da) 1996-10-23 1998-04-24 Dsc Communications As Fremgangsmåde og system til sikring af, at moduler, som forbindes til et elektronisk apparat, er af en bestemt type, samt m
DE69738450T2 (de) * 1996-11-15 2009-01-08 Nxp B.V. Verfahren und Vorrichtung zur zeitlichen Nachführung eines Signals
FR2787223B1 (fr) * 1998-12-11 2001-03-16 Claude Ricard Procede et dispositif pour eviter les fraudes sur un taxi equipe d'un taximetre de type extractible
US6739504B2 (en) * 1999-06-23 2004-05-25 Tellabs Denmark A/S Method and system for ensuring connection of a module to an electronic apparatus
DE19941682A1 (de) * 1999-09-01 2001-03-15 Infineon Technologies Ag Sicherheitsempfindliche Chipkarten
US8621168B2 (en) 2010-12-17 2013-12-31 Google Inc. Partitioning the namespace of a contactless smart card
US8807440B1 (en) 2010-12-17 2014-08-19 Google Inc. Routing secure element payment requests to an alternate application
US8352749B2 (en) 2010-12-17 2013-01-08 Google Inc. Local trusted services manager for a contactless smart card
US9691055B2 (en) 2010-12-17 2017-06-27 Google Inc. Digital wallet
US8171525B1 (en) 2011-09-15 2012-05-01 Google Inc. Enabling users to select between secure service providers using a central trusted service manager
US8255687B1 (en) 2011-09-15 2012-08-28 Google Inc. Enabling users to select between secure service providers using a key escrow service
US8313036B1 (en) 2011-09-16 2012-11-20 Google Inc. Secure application directory
US8385553B1 (en) 2012-02-28 2013-02-26 Google Inc. Portable secure element
US8429409B1 (en) 2012-04-06 2013-04-23 Google Inc. Secure reset of personal and service provider information on mobile devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120183A (en) * 1980-10-31 1982-07-27 Gao Ges Automation Org Discrimination element

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953769A (en) * 1974-07-29 1976-04-27 Sargent & Greenleaf, Inc. Electronic security control system
FR2311360A1 (fr) * 1975-05-13 1976-12-10 Innovation Ste Int Systeme pour memoriser des donnees de maniere confidentielle au moyen d'objets portatifs electroniques comportant un circuit de memorisation des erreurs de code confidentiel
US4004163A (en) * 1976-03-11 1977-01-18 Rockwell International Corporation Time delay, charge, transfer circuit
FR2401459A1 (fr) * 1977-08-26 1979-03-23 Cii Honeywell Bull Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable
US4250414A (en) * 1978-07-31 1981-02-10 Bell Telephone Laboratories, Incorporated Voltage generator circuitry
JPS56111967A (en) * 1980-02-07 1981-09-04 Omron Tateisi Electronics Co Transaction process system
JPS6019395B2 (ja) * 1981-10-02 1985-05-16 日産自動車株式会社 電子錠装置
JPS59123320A (ja) * 1982-12-29 1984-07-17 Fujitsu Ltd タイマ回路
JPS60103589A (ja) * 1983-11-11 1985-06-07 Nec Corp タイミング信号発生回路
US4494114B1 (en) * 1983-12-05 1996-10-15 Int Electronic Tech Security arrangement for and method of rendering microprocessor-controlled electronic equipment inoperative after occurrence of disabling event
DE3408904A1 (de) * 1984-03-10 1985-09-12 Philips Kommunikations Industrie AG, 8500 Nürnberg Schaltungsanordnung zur abwehr des unberechtigten zugangs zu einem durch teilnehmerindividuelle passworte gesicherten kommunikationssystem
US4646080A (en) * 1984-05-17 1987-02-24 Leonard J. Genest Method of code changing for electronic lock
JPS6110319A (ja) * 1984-05-30 1986-01-17 Fujitsu Ltd 出力制御回路
US4746787A (en) * 1984-07-20 1988-05-24 Oki Electric Industry Co., Ltd. IC card with display and card recording and reading device
US4746822A (en) * 1986-03-20 1988-05-24 Xilinx, Inc. CMOS power-on reset circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120183A (en) * 1980-10-31 1982-07-27 Gao Ges Automation Org Discrimination element

Also Published As

Publication number Publication date
US4851653A (en) 1989-07-25
FR2606530A1 (fr) 1988-05-13
EP0267114B1 (fr) 1990-09-05
DE3764769D1 (de) 1990-10-11
EP0267114A1 (fr) 1988-05-11
JP2739643B2 (ja) 1998-04-15
ES2017514B3 (es) 1991-02-16

Similar Documents

Publication Publication Date Title
JPS63136153A (ja) 情報を秘密に記憶・処理するための不正防止装置付集積回路
US5504701A (en) Memory card
KR940005784B1 (ko) 보안회로
US5469564A (en) Data storage device with enhanced data security
JP2683739B2 (ja) データ担体
US4612640A (en) Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array
US5237609A (en) Portable secure semiconductor memory device
JP2813663B2 (ja) 許可を得ていない保護データ検出に対する安全装置
US5226137A (en) Electronic key with multiple password protected sub-keys using address and translation to implement a block data move between public and protected sub-keys
US4962484A (en) Non-volatile memory device
US20060062070A1 (en) Method and apparatus for protecting an integrated circuit from erroneous operation
US6260172B1 (en) Semiconductor device with logic rewriting and security protection function
US5974513A (en) IC memory card having read/write inhibit capabilities
US20040117553A1 (en) Memory card
JPH10307896A (ja) Ｉｃカード
JPH08249244A (ja) データ保持回路
JPS63102096A (ja) 電気的にプログラム可能な不揮発性メモリを含む論理回路形集積回路
JPS594799B2 (ja) メモリ装置
US7363501B2 (en) Semiconductor integrated circuit with function to manage license information
US5237531A (en) Read-only memory having a security circuit preventing unauthorized memory retrieval
JPH07200767A (ja) メモリカード
UA54418C2 (uk) Схемний пристрій, виконаний на електронних компонентах
US5838256A (en) Electronic key with three modes of automatic self-disablement
JPH037981B2 (ja)
JPH06208516A (ja) セキュリティ回路