JPS63133867A - 多出力スイツチング電源 - Google Patents
多出力スイツチング電源Info
- Publication number
- JPS63133867A JPS63133867A JP61276656A JP27665686A JPS63133867A JP S63133867 A JPS63133867 A JP S63133867A JP 61276656 A JP61276656 A JP 61276656A JP 27665686 A JP27665686 A JP 27665686A JP S63133867 A JPS63133867 A JP S63133867A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- load
- switching power
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920006395 saturated elastomer Polymers 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、出力電圧の安定化、高効率化に好適な回路構
成のフライバック型多出力スイッチング電源に関するも
のである。
成のフライバック型多出力スイッチング電源に関するも
のである。
多出力スイッチング電源における従来の回路例を第５図
に示す。この回路例は２出力のフライバックコンバータ
回路であり、つぎに示すような動作を行う。トランジス
タ２がオン状態のときに入力電源１からトランス３へ電
力が蓄えられ、上記トランジスタ２がオフ状態のときに
、上記電力を整流ダイオード５．６を通して出力側へ伝
達する。
に示す。この回路例は２出力のフライバックコンバータ
回路であり、つぎに示すような動作を行う。トランジス
タ２がオン状態のときに入力電源１からトランス３へ電
力が蓄えられ、上記トランジスタ２がオフ状態のときに
、上記電力を整流ダイオード５．６を通して出力側へ伝
達する。
上記方式の出力電圧制御は出力１の電圧を制御、駆動回
路４に入力し、上記トランジスタ２をオン、オフ制御す
ることにより行われる。したがって、上記出力１は、入
力電源１および負荷１０．１１に変化があっても常に安
定な電圧になるが、出力２の方はトランス３の結合度な
どにより変化する。第６図は上記出力２の負荷変動を示
す図であり、また、第７図は上記変動の動作波形を示し
ている。
路４に入力し、上記トランジスタ２をオン、オフ制御す
ることにより行われる。したがって、上記出力１は、入
力電源１および負荷１０．１１に変化があっても常に安
定な電圧になるが、出力２の方はトランス３の結合度な
どにより変化する。第６図は上記出力２の負荷変動を示
す図であり、また、第７図は上記変動の動作波形を示し
ている。
第７図において、（ａ）に示すＶＣＥはトランジスタ２
のコレクタエミッタ電圧である。上記ＶＣＥ波形はオフ
時に出力１の所定の電圧に見合う電圧がフライバック電
圧として発生するが、トランスの結合度からなるリーケ
ージインダクタンスや出力整流回路の動作遅れにより、
出力側にエネルギが伝達しない部分が発生する。その時
間がでであり、この期間はｖｃＥ電圧が過大になる。そ
のため、上記の過大な電圧からトランジスタ２を保護す
るために、ダイオード１２、抵抗１３、コンデンサ１４
からなるサージ吸収用整流回路を接続し、余分な電力を
抵抗１３で消費させている。しかし、上記サージ吸収用
整流回路にも限界があり、ＶＣＥ波形のΔ■程度はＶＣ
Ｅ電圧が増大するのが一般的である。
のコレクタエミッタ電圧である。上記ＶＣＥ波形はオフ
時に出力１の所定の電圧に見合う電圧がフライバック電
圧として発生するが、トランスの結合度からなるリーケ
ージインダクタンスや出力整流回路の動作遅れにより、
出力側にエネルギが伝達しない部分が発生する。その時
間がでであり、この期間はｖｃＥ電圧が過大になる。そ
のため、上記の過大な電圧からトランジスタ２を保護す
るために、ダイオード１２、抵抗１３、コンデンサ１４
からなるサージ吸収用整流回路を接続し、余分な電力を
抵抗１３で消費させている。しかし、上記サージ吸収用
整流回路にも限界があり、ＶＣＥ波形のΔ■程度はＶＣ
Ｅ電圧が増大するのが一般的である。
上記のような状態において、出力１が一定負荷であり出
力２が無負荷になると、トランス３の出力１用巻線Ｎ２
１に発生する電圧■２□は、第７図（ｂ）に示すような
波形になる。上記出力１は負荷電流を一定以上流してい
るため、上記τにおける電圧上昇は小さくなるが、出力
２では電流が減少すると、トランス３のリーケージイン
ダクタンスの影響も少なくなり、トランジスタ２のＶＣ
！波形と同様な波形が出力するようになり、第７図（ｃ
）に示すｖ２□のように所定の電圧よりΔ■′高くなる
。したがって、第６図に示すように、出力電流が低下す
ると急激に出力電圧が上昇し、所定の出力電圧Ｖ。２に
対し無負荷ではＶ。、のような電圧になる。
力２が無負荷になると、トランス３の出力１用巻線Ｎ２
１に発生する電圧■２□は、第７図（ｂ）に示すような
波形になる。上記出力１は負荷電流を一定以上流してい
るため、上記τにおける電圧上昇は小さくなるが、出力
２では電流が減少すると、トランス３のリーケージイン
ダクタンスの影響も少なくなり、トランジスタ２のＶＣ
！波形と同様な波形が出力するようになり、第７図（ｃ
）に示すｖ２□のように所定の電圧よりΔ■′高くなる
。したがって、第６図に示すように、出力電流が低下す
ると急激に出力電圧が上昇し、所定の出力電圧Ｖ。２に
対し無負荷ではＶ。、のような電圧になる。
上記現象は、出力変動率が悪くなることに加え、負荷１
０への影響や平滑コンデンサ７の高耐圧化という問題が
発生する。また、上記現数を回避するためには、第６図
の場合負荷電流を工。１程度流すとよいことになる。し
たがって、それに見合う電流を抵抗９で消費させる方法
を採用しているが、効率の低下や熱処理等の問題が発生
することになる。
０への影響や平滑コンデンサ７の高耐圧化という問題が
発生する。また、上記現数を回避するためには、第６図
の場合負荷電流を工。１程度流すとよいことになる。し
たがって、それに見合う電流を抵抗９で消費させる方法
を採用しているが、効率の低下や熱処理等の問題が発生
することになる。
上記従来技術は、電圧変動率の改善や効率の低下の点に
は配慮されていなかった。
は配慮されていなかった。
本発明の目的は、上記問題点を解決し、出力電圧が安定
で高効率な多出力スイッチング電源を得ることにある。
で高効率な多出力スイッチング電源を得ることにある。
上記目的は、無負荷または軽負荷時には直列インダクタ
ンスを増加させる方法、または、電圧が高くなる時間だ
け負荷側への電力を遮断する方法を、出力２側回路に付
加することにより達成される。
ンスを増加させる方法、または、電圧が高くなる時間だ
け負荷側への電力を遮断する方法を、出力２側回路に付
加することにより達成される。
多出力スイッチング電源の出力２側回路に、可飽和イン
ダクタを直列に接続することにより、無負荷時における
電圧の上昇分を上記可飽和インダクタに分担させ、それ
によって出力電圧を低下させるようにしたものである。
ダクタを直列に接続することにより、無負荷時における
電圧の上昇分を上記可飽和インダクタに分担させ、それ
によって出力電圧を低下させるようにしたものである。
また、電圧が高くなる時間だけ負荷側への電力を遮断す
るため、出力側に断続用スイッチを接続し、それにより
負荷側出力に高い電圧が印加されるのを防ぎ、出力電圧
を低下させるようにしたものである。
るため、出力側に断続用スイッチを接続し、それにより
負荷側出力に高い電圧が印加されるのを防ぎ、出力電圧
を低下させるようにしたものである。
つぎに本発明の実施例を図面とともに説明する。
第１図は本発明による多出力スイッチング電源の第１実
施例を示す回路図、第２図は上記多出力スイッチング電
源の第２実施例を示す回路図、第３図は上記第２実施例
を具体的に示した回路図、第４図は上記第１実施例を具
体的に示した回路図である。第１図に示す第１実施例は
、第５図に示した従来例の回路に対し出力２の側にだけ
可飽和インダクタ１５を接続したものであり、つぎに示
すような動作を行う。上記可飽和インダクタ１５は、第
６図に示す負荷電法王。、より大きな値では飽和して低
インダクタンスとなり、負荷電法王。、以上では高イン
ダクタンスになるような特性を有しているものとする。
施例を示す回路図、第２図は上記多出力スイッチング電
源の第２実施例を示す回路図、第３図は上記第２実施例
を具体的に示した回路図、第４図は上記第１実施例を具
体的に示した回路図である。第１図に示す第１実施例は
、第５図に示した従来例の回路に対し出力２の側にだけ
可飽和インダクタ１５を接続したものであり、つぎに示
すような動作を行う。上記可飽和インダクタ１５は、第
６図に示す負荷電法王。、より大きな値では飽和して低
インダクタンスとなり、負荷電法王。、以上では高イン
ダクタンスになるような特性を有しているものとする。
したがって、出力２の負荷電流が小さくなり、第７図（
ｃ）に示すような電圧Ｖ２□がトランス３の巻線Ｎ２□
に発生する場合は、上記可飽和インダクタ１５は高イン
ダクタンスを持っているため、電圧の上昇分ΔＶ′を上
記可飽和インダクタ１５で分担することになる。そのた
め、第６図に示すＶ。２のように無負荷状態でも電圧の
上昇を抑えることができる。
ｃ）に示すような電圧Ｖ２□がトランス３の巻線Ｎ２□
に発生する場合は、上記可飽和インダクタ１５は高イン
ダクタンスを持っているため、電圧の上昇分ΔＶ′を上
記可飽和インダクタ１５で分担することになる。そのた
め、第６図に示すＶ。２のように無負荷状態でも電圧の
上昇を抑えることができる。
第２図に示す第２実施例は、従来例に示した第５図の回
路に対し、１０の出力２側にだけ断続用スイッチ１６を
接続した回路例であり、つぎに示すような動作を行う。
路に対し、１０の出力２側にだけ断続用スイッチ１６を
接続した回路例であり、つぎに示すような動作を行う。
上記断続用スイッチ１６は、第７図（ｃ）に示すｖ２□
のように軽負荷時または無負荷時に高い電圧ΔＶ′が発
生する時間τだけ上記断続スイッチ１６をオフする。こ
のようにすると、高い電圧ΔＶ′が発生しても出力側に
は印加されず、第６図に示すｖ０２の特性が得られるこ
とになる。
のように軽負荷時または無負荷時に高い電圧ΔＶ′が発
生する時間τだけ上記断続スイッチ１６をオフする。こ
のようにすると、高い電圧ΔＶ′が発生しても出力側に
は印加されず、第６図に示すｖ０２の特性が得られるこ
とになる。
第３図は第２実施例を具体化した例である。上記例は第
２図におけるスイッチ１６としてトランジスタ１７を使
用し、高電圧検出回路１８により第７図（Ｃ）のＶＺ２
におけるΔＶ′が発生したことを検出し、駆動回路１９
を経てトランジスタ１７をオフさせる動作を行うもので
ある。ΔＶ′が発生しない期間、および負荷電流が多く
高電圧が発生しない時はトランジスタ１７がオンしてい
る。
２図におけるスイッチ１６としてトランジスタ１７を使
用し、高電圧検出回路１８により第７図（Ｃ）のＶＺ２
におけるΔＶ′が発生したことを検出し、駆動回路１９
を経てトランジスタ１７をオフさせる動作を行うもので
ある。ΔＶ′が発生しない期間、および負荷電流が多く
高電圧が発生しない時はトランジスタ１７がオンしてい
る。
また、第４図は第１実施例の可飽和インダクタとして磁
気増幅器用可飽和リアクトル２０を使用した例である。
気増幅器用可飽和リアクトル２０を使用した例である。
高電圧検出回路１８により第７図（Ｃ）に示す■２□に
おいてΔＶ′が発生したことを検出し、制御回路２１に
より磁気増幅器用可飽和リアクトル２０に制御電流を与
え高インダクタンスに変化させ、オフ状態にするもので
ある。上記ΔＶ′が発生しない期間および負荷電流が多
く高電圧が発生しないときは、可飽和リアクトル２０を
飽和状態に制御させることになる。
おいてΔＶ′が発生したことを検出し、制御回路２１に
より磁気増幅器用可飽和リアクトル２０に制御電流を与
え高インダクタンスに変化させ、オフ状態にするもので
ある。上記ΔＶ′が発生しない期間および負荷電流が多
く高電圧が発生しないときは、可飽和リアクトル２０を
飽和状態に制御させることになる。
上記のように、本実施例によれば出力２が軽負荷時およ
び無負荷時に、高い電圧を負荷側に印加させることがな
くなるという効果があり、また、高電圧を抑制する負荷
抵抗９も小容量化される。
び無負荷時に、高い電圧を負荷側に印加させることがな
くなるという効果があり、また、高電圧を抑制する負荷
抵抗９も小容量化される。
上記のように本発明による多出力スイッチング電源は、
２つ以上の出力をもつフライバック型多出力スイッチン
グ電源において、軽負荷時または無負荷時に、出力電圧
の上昇を抑制する可飽和インダクタまたは断続スイッチ
を、非制御側の出力回路に直列に設けたことにより、効
率の低下を伴うことなく、軽負荷時あるいは無負荷時の
電圧上昇の安定化を行うことができる。
２つ以上の出力をもつフライバック型多出力スイッチン
グ電源において、軽負荷時または無負荷時に、出力電圧
の上昇を抑制する可飽和インダクタまたは断続スイッチ
を、非制御側の出力回路に直列に設けたことにより、効
率の低下を伴うことなく、軽負荷時あるいは無負荷時の
電圧上昇の安定化を行うことができる。
第１図は本発明による多出力スイッチング電源の第１実
施例を示す回路図、第２図は上記多出力スイッチング電
源の第２実施例を示す回路図、第３図は上記第２実施例
を具体的に示した回路図、第４図は上記第１実施例を具
体的に示した回路図、第５図は従来のフライバック型多
出力スイッチング電源を示す回路図、第６図は負荷電源
による出力電圧の変動を示す図、第７図は各部の動作波
形を示す図で、（ａ）はトランジスタのコレクタエミッ
タ電圧を示す波形図、（ｂ）はトランスの出力１用巻線
Ｎｚｔに発生する電圧を示す波形図、（Ｑ）はトランス
のＮ２□巻線に発生する電圧を示す波形図である。 ４・・・制御、駆動回路 １５・・・可飽和インダク
タ１６・・・断続スイッチ
施例を示す回路図、第２図は上記多出力スイッチング電
源の第２実施例を示す回路図、第３図は上記第２実施例
を具体的に示した回路図、第４図は上記第１実施例を具
体的に示した回路図、第５図は従来のフライバック型多
出力スイッチング電源を示す回路図、第６図は負荷電源
による出力電圧の変動を示す図、第７図は各部の動作波
形を示す図で、（ａ）はトランジスタのコレクタエミッ
タ電圧を示す波形図、（ｂ）はトランスの出力１用巻線
Ｎｚｔに発生する電圧を示す波形図、（Ｑ）はトランス
のＮ２□巻線に発生する電圧を示す波形図である。 ４・・・制御、駆動回路 １５・・・可飽和インダク
タ１６・・・断続スイッチ
Claims (1)
- １、２つ以上の出力をもつフライバック型多出力スイッ
チング電源において、軽負荷時または無負荷時に、出力
電圧の上昇を抑制する可飽和インダクタまたは断続スイ
ッチを、非制御側の出力回路に直列に設けたことを特徴
とする多出力スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276656A JPS63133867A (ja) | 1986-11-21 | 1986-11-21 | 多出力スイツチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61276656A JPS63133867A (ja) | 1986-11-21 | 1986-11-21 | 多出力スイツチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133867A true JPS63133867A (ja) | 1988-06-06 |
Family
ID=17572491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61276656A Pending JPS63133867A (ja) | 1986-11-21 | 1986-11-21 | 多出力スイツチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133867A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548662B2 (en) | 2010-12-02 | 2017-01-17 | Murata Manufacturing Co., Ltd. | Switching power-supply circuit |
| US9621048B2 (en) | 2010-12-02 | 2017-04-11 | Murata Manufacturing Co., Ltd. | Switching power-supply circuit |
-
1986
- 1986-11-21 JP JP61276656A patent/JPS63133867A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548662B2 (en) | 2010-12-02 | 2017-01-17 | Murata Manufacturing Co., Ltd. | Switching power-supply circuit |
| US9621048B2 (en) | 2010-12-02 | 2017-04-11 | Murata Manufacturing Co., Ltd. | Switching power-supply circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958268A (en) | Switching power supply | |
| US5293111A (en) | Method for minimizing the switching loss in a power switch | |
| US4162524A (en) | DC-DC converter | |
| US6072702A (en) | Ringing choke converter | |
| TWI810295B (zh) | 積體電路、諧振電力轉換器及用於操作電力轉換器之方法 | |
| JPS63133867A (ja) | 多出力スイツチング電源 | |
| JPH01202161A (ja) | スナバ回路 | |
| JPH08228478A (ja) | フライバック型ｄｃ−ｄｃコンバ−タ | |
| JPH02179269A (ja) | 電源装置 | |
| KR100221455B1 (ko) | 스위칭 로스 저감 전원장치 | |
| JPH01318548A (ja) | 電源コンバータ | |
| JPH0329988Y2 (ja) | ||
| JP2696255B2 (ja) | スイッチング電源装置 | |
| JP2572617Y2 (ja) | スイッチング・レギュレータ | |
| KR830001370Y1 (ko) | 안정화 전원 회로 | |
| Jamerson et al. | Techniques for reduction of required headroom in high-frequency magamp postregulators | |
| JPH0312066Y2 (ja) | ||
| JPS6074965A (ja) | 多出力スイツチング電源 | |
| KR0116633Y1 (ko) | 스위칭 레귤레이터의 과전류 보호회로 | |
| JPH118974A (ja) | 並列運転スイッチング電源装置 | |
| JPS61185069A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| KR0111804Y1 (ko) | 스너버회로 내장형 역률개선회로 | |
| JPH0474929B2 (ja) | ||
| JPH04101663A (ja) | スイッチングレギュレータ | |
| JPH0851777A (ja) | 自励スイッチング電源 |