JPS6313009Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は同時に駆動されるワイヤドツトマグネ
ツトの数に応じてドライブ時間を変える駆動回路
に関する。

近年ワイヤドツトマグネツトの小型化、高密度
化が進むにつれてマグネツト相互の磁気干渉を原
因とする印字素子の動作不安定が問題となつてき
た。

このため従来はパルス幅の異なる複数種のタイ
ミング信号を形成し、同時に駆動されるワイヤド
ツトマグネツトの数に応じたパルス幅のタイミン
グ信号を選択してドライブ時間を変えるようにし
ていた。

しかしながら、前記従来のものはタイミング信
号を形成する回路が多数必要となり、特に精度を
要求される場合にはワイヤ本数と同じ数の回路を
必要とする欠点があつた。また同時に駆動される
マグネツトの数を検出する回路が複雑になる欠点
があつた。

本考案は前記欠点を除去するため、同時に駆動
されるワイヤドツトマグネツトの数に応じてドラ
イブ時間を変えるワイヤドツトマグネツト駆動回
路において、前記ワイヤドツトマグネツトの駆動
の有無を示す駆動データを各ワイヤドツトマグネ
ツト毎に一時記憶するバツフアレジスタと、この
バツフアレジスタに記憶された前記駆動データを
入力としてこの駆動データ中の駆動有りのデータ
数に応じた電流を出力する抵抗加算回路と、この
抵抗加算回路の出力電流を積分するコンデンサ
と、このコンデンサの充電電圧を基準電圧で比較
するコンパレータと、このコンパレータの比較結
果に応じて充電電圧が基準電圧より小さいときだ
け動作し、前詰駆動データにより選択されたワイ
ヤドツトマグネツトをその動作時間だけ駆動する
ドライブ回路と、前記ワイヤドツトマグネツトの
駆動タイミングを指示するドライブ信号を入力
し、このドライブ信号により、前記ワイヤドツト
マグネツトを駆動しないときには前記コンデンサ
を強制的に放電させ、さらに前記ドライブ回路を
強制的に非動作状態にする回路とを設けたもの
で、以下図面にしたがい詳細に説明する。

第１図は本考案の一実施例を示す回路図であつ
て、１はワイヤドツトマグネツトの駆動の有無を
示す駆動データ、すなわち、印字ドツトデータを
一時記憶するバツフアレジスタ、２はこのバツフ
アレジスタ１に一時記憶された印字ドツトデータ
の内容、すなわち“１”および“０”の数に応じ
た電流を出力する抵抗加算回路、３はの抵抗加算
回路２の出力電流を積分するコンデンサ、４はコ
ンデンサ３の充電電圧が基準電圧より小さいとき
“１”を出力し、この充電電圧が基準電圧より大
きいとき“０”を出力するコンパレータ、５ａ，
５ｂおよび５ｃはオープン・コレクタのインバー
タ、６ａ〜６ｉはノアゲート回路、７ａ〜７ｊは
トランジスタ、８ａ〜８ｉはワイヤドツトマグネ
ツト、９はツエナーダイオード、１０ａおよび１
０ｂはダイオードである。

前記構成において動作を説明する。まずストロ
ーク信号に応じてバツフアレジスタ１が印字ドツ
トデータを一時記憶する。このバツフアレジスタ
１に一時記憶された印字ドツトデータの内容、す
なわち“１”および“０”の数に応じて抵抗加算
回路２の出力電流が決定される。すなわち、印字
ドツトデータに“１”が多くなり“０”が少なく
なれば出力電流が多くなり、逆に“１”が少なく
なり、“０”が多くなれば出力電流が少なくなる。
しかし第２図イに示すドライブ信号が“１”のと
きにはインバータ５ｂの出力は“０”であり、イ
ンバータ５ｃの入力は強制的に“０”になる。そ
のため、インバータ５ｃの出力は“１”であり、
トランジスタ７ｊはオフとなつている。また、ド
ライブ信号が“１”のときにはノアゲート回路６
ａ〜６ｉの出力は全て“０”であり、トランジス
タ７ａ〜７ｉはすべてオフとなつている。したが
つて、ドライブ信号が“１”のときにはワイヤド
ツトマグネツト８ａ〜８ｉに電流が流れない。

また、ドライブ信号が“１”のときには、イン
バータ５ａの出力も“０”となつている。すなわ
ち、インバータ５ａの出力段のトランジスタがオ
ンとなつている。そのため、コンデンサ３からイ
ンバータ５ａの出力端子を通つて電源（0V）に
至る放電経路ができ、コンデンサ３は放電されて
いる。ただし、図示していないが、インバータ５
ａはその出力段にコレクタ開放型のトランジスタ
を有し、このトランジスタのコレクタが出力端
子、エミツタが電源（0V）に各々接続されてい
る。

次に前記ドライブ信号が“０”になると、前記
インバータ５ａおよび５ｂの出力が“１”とな
り、このためコンデンサ３の充電電圧は抵抗加算
回路２の出力電流に応じて第２図ロの如く上昇
し、コンパレータ４の出力電圧は第２図ハに示す
如く高レベルすなわち“１”となる。インバータ
５ｃはコンパレータ４の出力電圧“１”を反転し
て“０”を出力し、このためトランジスタ７ｊが
第２図ニに示す如くオンとなる。また前記ドライ
ブ信号が“０”になるとノアゲート回路６ａ〜６
ｊが開き、バツフアレジスタ１の出力が“０”の
ものに対応して“１”を出力し、トランジスタ７
ａ〜７ｊの対応するものが第２図ホに示す如くオ
ンとなる。したがつて前記バツフアレジスタ１に
一時記憶された印字ドツトデータに応じて、ワイ
ヤドツトマグネツト８ａ〜８ｉに選択的に電流が
流れる。

この後前記コンデンサ３の充電電圧が基準電圧
を越えた時点でコンパレータ４が“０”を出力
し、インバータ５ｃが“１”を出力するのでトラ
ンジスタ７ｊがオフとなる。したがつてワイヤド
ツトマグネツト８ａ〜８ｉに電流が流れなくな
る。

前述のように動作する実施例は、例えばドライ
ブするワイヤドツトマグネツトが多い場合、印字
ドツトデータに“０”が多くなり抵抗加算回路２
の出力電流が少なくなる。このためコンデンサ３
の充電電圧は第２図ロの下側破線に示すように緩
慢に上昇し、したがつてワイヤドツトマグネツト
８ａ〜８ｉのドライブ時間は第２図ヘの右側破線
に示すように長くなる。また例えばドライブする
ワイヤドツトマグネツトが少ない場合、印字ドツ
トデータに“１”が多くなり抵抗加算回路２の出
力電流が多くなる。このためコンデンサ３の充電
電圧は第２図ロの上側破線に示すように急速に上
昇し、したがつてワイヤドツトマグネツト８ａ〜
８ｉのドライブ時間は第２図ヘの左側破線に示す
ように短くなる。

なお前記実施例は、電源電圧＋Ｖの変動に対し
てもドライブ時間を変化するようにしている。す
なわち電源電圧＋Ｖが増加するとツエナーダイオ
ード９および抵抗１１を通りコンデンサ３に流れ
る電流が増加するので前記ドライブ時間が短くな
り、逆に電源電圧＋Ｖが減少するとツエナーダイ
オード９を通りコンデンサ３に流れる電流が減少
するので前記ドライブ時間が長くなる。したがつ
て電源電圧＋Ｖが変動してもワイヤドツトマグネ
ツト８ａ〜８ｉの消費電力を一定に保つことがで
きる。

またワイヤドツトマグネツト８ａ〜８ｉの数が
ｎ個増加しても抵抗加算回路２の抵抗を２ｎ本増
加するだけで足りる。

なお前記ツエナーダイオード９および抵抗１１
は電源電圧の変動に応じてコンデンサ３への充電
電流を増減するものであり、ツエナーダイオード
９あるいは抵抗１１の一方によつてもほぼ同様の
働きをする。

以上詳細に説明したように本考案によれば同時
に駆動されるワイヤドツトマグネツトの数に応じ
たドライブ時間を簡単な回路により得られる効果
があり、特にワイヤ本数が多いときに有用であ
る。

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図イ〜ヘはこの実施例のタイムチヤートである。 １……バツフアレジスタ、２……抵抗加算回
路、３…コンデンサ、４……コンパレータ、５
ａ，５ｂおよび５ｃ……インバータ、６ａ〜６ｉ
……ノアゲート回路、７ａ〜７ｊ……トランジス
タ、８ａ〜８ｉ……ワイヤドツトマグネツト、９
……ツエナーダイオード、１０ａおよび１０ｂ…
…ダイオード、１１……抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 同時に駆動されるワイヤドツトマグネツトの数
   に応じてドライブ時間を変えるワイヤドツトマグ
   ネツト駆動回路において、 前記ワイヤドツトマグネツトの駆動の有無を示
   す駆動データを各ワイヤドツトマグネツト毎に一
   時記憶するバツフアレジスタと、 このバツフアレジスタに記憶された前記駆動デ
   ータを入力としてこの駆動データ中の駆動有りの
   データ数に応じた電流を出力する抵抗加算回路
   と、 この抵抗加算回路の出力電流を積分するコンデ
   ンサと、 このコンデンサの充電電圧を基準電圧で比較す
   るコンパレータと、 このコンパレータの比較結果に応じて充電電圧
   が基準電圧より小さいときだけ動作し、前記駆動
   データにより選択されたワイヤドツトマグネツト
   をその動作時間だけ駆動するドライブ回路と、 前記ワイヤドツトマグネツトの駆動タイミング
   を指示するドライブ信号を入力し、このドライブ
   信号により、前記ワイヤドツトマグネツトを駆動
   しないときには前記コンデンサを強制的に放電さ
   せ、さらに前記ドライブ回路を強制的に非動作状
   態にする回路と、 を有することを特徴とするワイヤドツトマグネツ
   ト駆動回路。