JPS63129596A - デコ−ダ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデコーダ回路に関する。

〔従来の技術〕

ＭＯＳ型電界効果トランジスタを用いたダイナミックメ
モリにおいて、メモリセルへの十＋’ｉ　中１の書込み
あるいはメそリセルからの情報の読出しを行う場合、メ
モリセルに、ＮチャンネルＭＯＳトランジスタを設け、
このトランジスタのゲートレベルを”Ｈ″レベル　１Ｌ
″レベルとすることによりそれぞれオン、オフのスイッ
チ動作をさせ、情報の出し入れ、保持を行なっている。

実際には、１チツプ中に含まれている多数のメモリセル
のうち、任、０の一つを識別するためのアドレス＋１１
’ｆｄは、行アドレス起動（ｒｏｗ−ａｄｄｒｅｓｓ−
ｓｔｒｏｂｅ；ＩＩＡＳ）イａ号と列アドレス起動（ｃ
ｏｌｕｍｎ−ａｄｄｒｃｓｓ−ｓＬｒｏｂｃ；ＧＡＳ）
信号とにより起動選択される。このうち行アドレス起動
信号で起動された選択信号により特定されるのがワード
線であり、このワード線に前記メモリセルのＮチャンネ
ルＭＯＳトランジスタのゲートが接続されているので、
ワード線を”Ｈ”。

”Ｌ″レベルすることによりこのＮチャンネルＭＯＳト
ランジスタのゲートレベルをそれぞれ’Ｈ−，’Ｌ”レ
ベルとしてメモリセルのＮチャンネルＭＯＳトランジス
タを動作させている。この場合、メモリセルへの情報の
出入れの効率を最大限にするために最近ではワード線の
レベルを電源以」二にすることが多くなった。

第３図は、外部アドレスにより任意の一つのワード線を
選択し、選択されたワード線を”し”レベルから電源レ
ベル以ヒにするための従来のデコーダ回路の回路図であ
る。このデコーダ回路は、ゲートがデコーダリセットイ
３号φ３．を入力し、ソースが電源に接続されたＰチャ
ンネルＭＯ５型トランジスタＱｐｎと、ゲートが行アド
レス信号＾８．を入力し、ドレインがＰチャンネルＭＯ
５型トランジスタＱｐｕのドレインに接続されたＮチャ
ンネルＭＯ５型トランジスタＱＨ＋＋と、ゲートが行ア
ドレス信号＾Ｘ２を人力し、ドレインがＮチャンネルＭ
Ｏ５型トランジスタＱＮ１１のソースに接続されたＮヂ
ャンネルＭＯ５型トランジスタＱＮ１２と、ゲートが行
アドレス信号へＸ３を入力し、ドレインがＮチャンネル
ＭＯ５型トランジスタＱＮ１２のソースに、ソースがア
ースに接続されたＮチャンネルＭＯ５型トランジスタＱ
Ｎ１３と、ソースが電源に、ドレインがＰチャンネルＭ
Ｏ５型トランジスタＱｐ＋＋のドレインにそれぞれ接続
されたＰチャンネルＭＯ５型トランジスタＱｐ＋２と、
ソースが電源に、ゲートがＰチャンネルＭＯ５型トラン
ジスタＱｐ■のドレインに、ドレインがＰチャンネルＭ
ＯＳ型トランジスタｑ１１２のゲートにそれぞれ接続さ
れたＰチャンネルＭＯ５型トランジスタＱｐＩ３と、ゲ
ート、ドレインがＰチャンネルＭＯ５型トランジスタＱ
ＰＩ３のゲート、ドレインにソースがアースにそれぞれ
接続されたＮチャンネルＭＯ５型トランジスタＱＮ１４
と、ゲートが電源に、ドレインがＰチャンネルＭＯ５型
トランジスタＱｐ＋ａのドレインにそれぞれ接続された
ＮチャンネルＭＯ５型トランジスタＱＮＩＳ　＋　ＱＮ
ｔＢ　＋　ＱＮＩ７　＊　ＱＮＩＩＩと、ドレインがワ
ード線活性化信号Ｒへ８．Ｒ八、。

１（＾３．　Ｒ八、をそれぞれ入力し、ゲートがＮチャ
ンネルＭＯ５型トランジスタＱＮＩＳ　ｒ　Ｑｓ＋ｈ　
＊　ＱＮＩｔ　＊　ＱＮＩＯのソースにそれぞれ接続さ
れ、ソースがワード線ＷＬ、　、　ｗｔ、　、　Ｗｌ、
３．　ｖｌｌ、４にそれぞれ接続されたＮチャンネルＭ
Ｏ５型トランジスタＱＮ２１　、　ＱＮ２２　＋ＱＮ２
３　＊　ＱＮｔ、Ｉと、ゲートがＮチャンネルＭＯ５型
トランジスタＱＮＩ４のゲートに、ソースがアースに、
ドレインがＮチャンネルＭＯ５型トランジスタＱＮ２、
ＱＮ７２　＋　ＱＮ２３　、　ＱＮｔ４のソースにそれ
ぞれ接続されたＮチャンネルＭＯ５型トランジスタＱＮ
ｚａ＋　ＱＮ２６１ＯＮ２７＋　ＱＮｔＢとで構成され
ている。

次に、このデコーダ回路の動作について説明する。第３
図の各接続点を説明のため、節点旧１゜Ｎ１２．・−、
Ｎ１８とする。ＰチャンネルＭＯ５型トランジスタＱｐ
＋＋のゲートにリセット信号φＰが入力され、リセット
時には、ゲート電位が”Ｌ“レベルとなり、Ｐチャンネ
ルＭＯ５型トランジスタＱｐ＋＋はオンし、節点ＮＩ３
は”Ｈ“レベルとなる。ゲートが節点Ｎ１３に接続され
ているＮチャンネルＭＯＳ型トランジスタＱｓ２ｓ、　
Ｑｓｚａ＋　ＱＮ２７１　ＱＨ２ａは節点ＮＩ３が”Ｈ
”レベルになると、オンし、ワード線ＷＬ。

Ｗｌ２　、　Ｗｌ３　、　Ｗｌ４を”Ｌ＠レベルとする
。したカリテ、７　　ｈａｖｔ、、　、　Ｗｌ２　、　
Ｗｌ３　、　Ｗｌ４がゲートに接続されたメモリセルの
トランスファゲートであるＮチャンネルＭＯ５型トラン
ジスタ（不図示）はオフとなり、メモリセルへの情報の
出し入れは行なわれないこととなる。節点Ｎ１３が“Ｈ
”レベルであると、ＮチャンネルＭＯＳ型トランジスタ
ＱＮ１４はオン、ＰチャンネルＭＯ５型トランジスタＱ
　Ｉ＋　１３はオフとなり節点Ｎ１４は”Ｌ”レベルと
なる。したがって、トランスファゲートとなっているＮ
チャンネルＭＯ５型トランジスタＱＮＩ５ｒ　ＱＮＩ６
　＊ＱＮＩ７　＋　ＱＮＩ［］を経た節点ＮＩ５．　Ｎ
ＩＢ、　Ｗｌ７．　Ｎ１８も”Ｌ“レベルとなっている
。アドレス情報が入力され、ワード線ｗｔ、、　、　ｗ
Ｌ２．〜．　ＷＬ、が選択されるときは、デコーダリセ
ットイ言号φ、は°Ｈ”レベルとなる。また、デコーダ
が選択されると行アドレス信号・＾×１．八Ｘ２へ＊　
八Ｘ３はすべて”Ｈ”レベルとなり、ＮチャンネルＭＯ
Ｓ型トランジスタＱＮＩＩＱＮＩ２　＊　ＱＮＩ３はオ
ンとなる。そこで、節点Ｎ１３は”Ｌルーベルとなり、
ＰチャンネルＭＯ５型トランジスタｑ１□３はオン、Ｎ
チャンネルＭＯ５型トランジスタＱＮ１４はオフとなり
節点ＮＩ４は”Ｈ”レベルとなる。節点ＮＩ５．　ＮＩ
Ｂ、〜、Ｎ１８の電位もトランジスタ１個分の遅延時間
をもって”Ｌ”レベルから電源レベルよりＮチャンネル
ＭＯ５型トランジスタＱＮＩＳ　＋　ＱＮｌＧ　ｒ〜＋
　ＱＮ＋ｎのスレッシシルト電圧ｖＴ分だけ低いレベル
に移行する。その後、ワード線活性化回路（不図示）に
ょ７て、　”Ｌ”レベルから電源レベル以上に持トげら
れたワード線活性化信号を外部からの行アドレスにより
選択分割後のワード線活性化（Ｘ号１１Ａ、　、　ｌｌ
Ａ２．〜１（八４のうちの選択された１つを”Ｌ゛レベ
ルら電源レベル以上にする。例えば、ワード＆！ＩＩ活
性化信号１１八、が選択され、　“し“レベルから電源
レベル以上の″Ｈ″レベルになったとする。そこで、Ｎ
チャンネルＭＯ５Ｊ！Ｘ！トランジスタＱＮ２ｔのゲー
ト・ドレイン間のブートストラップ効果により節点ＮＩ
５の電位はワード線活性化信号ＲＡ、のレベルより高い
レベルになる。したがって、ワード線ＷＬ、の電位はワ
ード線活性化信号１（Δ、の電位と同じになり、選択さ
れたワード線ＷＬ、は電源レベル以上となる。

他の３つのワード＋ＩＱ１１Ｌｔ　、　ＷＬ３　＋　Ｗ
Ｌ４はＮチャンネルＭＯ３型トランジスタＱＮ２７　、
　Ｑ＋４２３．　ＱＮ２４がオンしており、ワード線活
性化信号Ｒへ２．Ｒ八３＋Ｒ八。

が“Ｌ“レベルなのでワード線ＷＬ２　、　ＷＬ３　、
　ＷＬ４も“Ｌ”レベルである。また、デコーダリセッ
ト信号φＰが”Ｈ”レベルであっても、選択されないデ
コーダに接続されたワードｌｌＡｗＬ、　、　ＷＬ２　
。

〜、　ＷＬ、は、行アドレスイ３号へＸｌ＋へ、□、＾
８．の少くとも１つは”Ｌ”レベルのため、Ｎチャンネ
ルトランジスタ（１１２１＊　ＱＮ２２・〜・ＱＮ２４
がオフであり、ＮチャンネルＭＯ３型トランジスタｑ、
４２□＊　ＱＨ２ｎ＊〜＊　ＱＮ２１１がオンであるの
で、すべて”Ｌ“レベルのままである。

〔発明が解決しようとする問題点〕

上述した従来のデコーダ回路において、選択されたデコ
ーダ回路のＮチャンネルＭＯ５型トランジスタＱＮＩＩ
　＋　ＱＮ１２　＊　ＱＮ１３はすべてオンする。よっ
て、節点Ｎ１３は“し”レベルとなり、トランジスタＱ
Ｎ１４がオフし、ＰチャンネルＭＯ５型トランジスタｆ
１１１１３はオンする。したがって、節点ＮＩ４は”Ｌ
”レベルからＨ”　レベルになり、それにしたがって節
点Ｎ１５．　Ｎ１６．〜．Ｎ１８も”Ｌルベルから電源
レベルよりＮチャンネルＭＯ５型トランジスタＱＮＩＳ
　＋　ＱＮｌＧ　＊〜ＩＱＮＩ口のスレッシシルト電圧
■７分だけそれぞれ低いレベルとなる。その後ワード線
活性化イ８号ＲＡ、　、　ｎ＾２．〜．　ＲＡ４のうち
選択された１つが”し”レベルから電源レベル以上にな
ると、それぞれＮチャンネルＭＯ５型トランジスタＱＮ
２１・ＱＮ２２・”’＊　ＱＮ？４のゲート・ドレイン
間のブートストラップ効果により選択されたワード線Ｗ
Ｌ、　、　ＷＬ２　、　ＷＬ、　、　ｗｔ、４（Ｄ　１
　ツヲ電源しヘル以上にする。これは、セルフブースト
効果を用いているため、節点Ｎ１５．　Ｎ１６．〜．Ｎ
１８のレベルが充分でない間に選択されたワードｌ＆！
１１活性化信号１１八、　。

ｎＡ２．〜．Ｒ＾４のうちの１つが”Ｌ″レベルら電源
レベル以上に上った場合、ブーストラップ効果が十分に
働かずワード線のレベルが不足するため、節点旧５．　
ＮＩＢ、〜、Ｎ１８のレベルが充分になるまで、ワード
線活性化信号Ｒへ８．Ｒ八２．〜．Ｒ八４へうちの選択
された１つの電位を上げるのを待たせる必要がある。

（問題点を解決するだめの手段） 本発明のデコーダ回路は、ソースがワード線に接続され
ており、ゲートがアドレス信号より生成された選択信号
を入力し、ドレインがワード線活性化イ５号を人力した
とき、ワード線活性化信号にＪｌ（づくゲート、ドレイ
ン間のブートストラップ効果を利用してソースからワー
ド線に所定の電位を供給する複数の電界効果トランジス
タを有するデコーダ回路において、選択信号を入力する
と、ワード線活性化信号の入力とは無関係に複数の電界
効果トランジスタのゲートの電位を電源電位以上にする
ブーストアップ回路を有する。

したがって、ブートストラップ効果の利用のため、ワー
ド線活性化信号のレベルを上げるのに、複数の電界効果
トランジスタのゲートの電位が上がるのを待たねばなら
ない必要がなくなる。

（実施例〕 次に、本発明の実施例について図面を参照して説明をす
る。

第１図は本発明のデコーダ回路の第１の実施例を示す回
路図である。

本実施例は、第３図の従来例において、ゲートが電源に
接続されたＮチャンネルＭＯ５型トランジスタＱＮ３と
、ゲートが点Ａに、ソースが電源に接続されたＰチャン
ネルＭＯ５型トランジスタＱ＋・１と・ゲートが点Ａに
ドレインがＰチャンネルＭＯ５型トランジスタＱＮＩの
ドレインに・ツースがアースにそれぞれ接続されたＮヂ
ャンネルＭ　ＯＳ　７−ｑトランジスタＱＮＩ　と、ゲ
ートがＰチャンネルＭＯＳ型トランジスタＱｐＨのドレ
インに、ソースが？「源に接続されたＰチャンネルＭＯ
５型トランジスタＱＦ２と、ゲートがＰチャンネルＭＯ
Ｓ型トランジスタＱｐＩのドレインに、ドレインがＰチ
ャンネルＭＯ５型トランジスタＱｐ７のドレインに、ソ
ースがアースにそれぞれ接続されたＮチャンネルＭＯ５
型トランジスタＱＮ２　と、−・端がＰチャンネルＭＯ
５型トランジスタＱｌ１２のドレインに、他端が点Ｂと
ＮチャンネルＭＯ５型トランジスタＱＮ７１　＋　ＱＨ
２２ｒ〜＊　Ｑ、４ｔ４のゲートに接続されたコンデン
サＣとを点Ａ、Ｂ間にイＴする。実質的には、第３図の
ＮチャンネルＭＯ５型トランジスタＱＮ＋ｂ　、　ＱＮ
ｌ７　、　ＱＮＩＯは切り越されＮチャンネルＭＯ５型
トランジスタＱＮ＋ｓがＱｓｓとして利用された形とな
っている。第１図の各点を説明のため、節点Ｎｌ、　Ｎ
２．・−、ＮＩ４とする。

次に、本実施例の動作について説明をする。リセット時
は′ｆＳ３し１の従来例とほとんで同じである。節点Ｎ
１４からＮ１と節点Ｎ１からＮ２との間には、それぞれ
トランジスタＱｐ＋　、　（１１１とトランジスタＱｐ
７．　ＱＮ２　とで構成されたインバータが設けられて
いるので、節点ＮＩ４．　Ｎ２．　Ｎ３は同じ”Ｌ”レ
ベルである。したがって、ＮチャンネルＭＯ５型トラン
ジスタＱｘ２＋　＋　ＱＮ７２、〜．　Ｑ＋ｕ＋はオフ
であり、また、節点ＮＩ３は第３図の従来例と同Ｉ工”
Ｈ“レベルであるのでＮチャンネルＭＯ５型トランジス
タＱＮ２ＳＩ　ＱＮ２（１１Ｎｌ　ＱＮ２１１はオンし
ており、ワード線ｗｔ、、　、　ｗｔ、２．〜．　ＷＬ
４は”Ｌ”レベルに保たれている。第３図の従来例では
ＮチャンネルＭＯＳ型トランジスタＱＮＩＳ　＋　ＱＮ
ｌ［１＋〜、　ＱＮＩＯの４つのトランスファーゲート
がＮチャンネルＭＯ５型トランジスタＤＮＡと１つにな
っているが実際の機能としては変わりはない。次に、外
部からアドレス情報が入力しワード線ＷＬ、　、　ｗｔ
、２．〜．　ＷＬ、が選択されると、第３図の従来例と
同様、デコーダリセット信号φＰは“Ｈ″レベル、選択
されたデコーダのアドレス信号へ旧＋へＸ２＋〜、八ｘ
３もすべて“Ｈ”レベルになり、ＮチャンネルＭＯ５型
トランジスタＱＮＩＩ　、　ＱＮｌ２　、　ＱＮｌ３は
すべてオンする。したがって、選択されたデコーダの節
点Ｎ１３は′Ｌ”レベルの選択１８号となり、トランジ
スタｑ１・１３．０Ｎ１４で構成されたインバータを介
した節点Ｎ口のレベルは“し”レベルから”Ｈ”レベル
に移ってゆき、トランスファーゲートトランジスタ　Ｑ
Ｎ３を介して節点Ｎ３のレベルも″Ｌ′″レベルからＮ
チャンネルＭＯ５型トランジスタＱＮ３のスレッシｎル
ド電圧ｖ７分だけ低い”Ｈ”レベルに移ってゆく。節点
Ｎ３のレベルが」二るとともに節点Ｎ１４の“Ｈ“レベ
ルの情報が節点Ｎ１４．　Ｎｌ、　Ｎ２とインバータ２
つ分のｄ延時間をもって節点Ｎ２に伝わる。したがって
１節点Ｎ３のレベルが“Ｈ”レベルに上るのに引き続き
節点Ｎ２が”し”レベルから”Ｈ”レベルにＦるため、
節点Ｎ３はブーストアップされ、もとの“Ｈ”レベルの
２倍に近い″Ｈルベルとなる。このため、ワード線活性
化回路によって°Ｌ“レベルから電源レベル以上に持ち
トげられたワード、ＬＬ１活性化イ３号を外部からの行
アドレスにより選択されたワード線活性化信号１績、　
、　ＲＡ、　、〜、　ＩＩ八、のうちの１つを“Ｌ”か
ら電源レベルに上げるのを節点Ｎ３のレベルが充分上る
のを待って行う必要がない。すなわち、従来のようにワ
ード線活性化信号１１八、　、　Ｉｔ＾２．〜．Ｒ八４
へうち選択された１つを”し“レベルから電源レベル以
上にすることにより、ＮチャンネルＭＯ５型トランジス
タＱＮ２１　＋ＱＮ２２、〜．　ＱＮｔｓのソース・ド
レイン間のブートストラップ効果（セルフブースト効果
）を利用して節点Ｎ３をワード線活性化信号１（＾、　
、　ＲＡ、　、〜。

１ｔ＾、のレベルより高くするのではなく、節点Ｎ３を
節点ＮＩ４の変化に多少の遅延をもたせた４３号を使っ
てブーストアップする。このため、ワード線活性化信号
ｎＡ、　、　１ＩＡ２、〜．　ｒｌＡ、のうち選択され
た１つを”Ｌ”レベルから電源レベル以上にすることを
節点Ｎ３のレベルが充分上るのを待って行う必要がない
。

このようにして、選択されたワード線は、ワード線活性
化イ８号１（＾１．Ｒ八７．〜．Ｒ八、のうち選択され
た１つと同じレベルまで持ち上げられる。なお１選択さ
れたデコーダのうち、非選択のワード線３本と他の非選
択のデコーダの動作は、第３図の従来例と同じである。

第２図は本発明の第２の実施例を示す回路図である。

本実施例は第３図の従来例において、 ゲートが点Ａに、ソースが電源に接続されたＰチャンネ
ルＭＯ５型トランジスタＱｐ＋　と、ゲートが点Ａに、
ドレインがＰチャンネルＭＯ５型トランジスタＱｐ＋の
ドレインに、ソースがアースにそれぞれ接続されたＮチ
ャンネルＭＯ５型トランジスタＱＮＩ　と、ゲートがＰ
チャンネルＭＯ５型トランジスタｑ１・宜のドレインに
、ソースが電源に接続されたＰチャンネルＭＯ５型トラ
ンジスタＱＰ２　と、ゲートがＰチャンネルＭＯ５型ト
ランジスタ（１１・１のドレインに、ドレインがＰチャ
ンネルＭＯ５型トランジスタＱ１１２のドレインに、ソ
ースがアースにそれぞれ接続されたＮチャンネルＭＯ５
型トランジスタｑＮ２と、一端がＰチャンネルＭＯ５型
トランジスタｑ１，２のドレインに、他端がＮチャンネ
ルＭＯ５型トランジスタＱＮ７１　＋　ＱＮ２−７　＋
　ＱＮ２３１　ＱＮｐ４のゲートにそれぞれ接続された
コンデンサＣＩ　＋Ｃ２−０３＋Ｃ４とを打する。動作
については第１の実施例と同じであるが、Ｐチャンネル
ＭＯ５型トランジスタｑ１・２とＮチャンネルＭＯ５型
トランジスタＱＮ２とでなるインバータの出力と４個の
コンデンサＣ，、Ｃ，、Ｃ３゜Ｃ４に分けてＮチャンネ
ルＭＯ５型トランジスタＱＮ７１　、　（１＋ｙ２ｒ　
ＱＮｊＪ３１　ＱＮ２４のゲートにそれぞれ印加してい
る。したがって、ブーストアップ川の各コンデンサＣＩ
　＊Ｃ２、Ｃ３，Ｃ４の負荷が軽くなっている。

〔発明の効果〕

以ト説明したように本発明は、行アドレスにＪ１ζづい
てデコーダが選択されたとき、ワード線活性化回路によ
って”し”レベルから？ｔｔ源レベル以上に持ちトげら
れたワード線活性化イ８号のレベルを電界効果トランジ
スタを通してワード線にそのまま伝える場合、この電界
効果トランジスタのゲートレベルをワード線活性化イ９
号とは関係のなしＸ１〒アドレス情報により選択された
デコーダの選ｕ＜　ｊＲ号を用いてブーストアップする
ことにより・従来必要であった行アドレス信号とロジッ
クをとったり、ｄ延回路をもうけたりして、ｎｗ記の電
界効果トランジスタのゲートレベルが充分上がるのを待
つ会費がなくなるため、高速動作が可能となる効果があ
る。

【図面の簡単な説明】

第１図は本発明のデコーダ回路の第１の実施例を示す回
路図、第２図は本発明の第２の実施例を示す回路図、第
３図は従来例を示す回路図である。 Ｑｌ・１　・ｑｌ・２・Ｑ　ｐ　＋　＋・Ｑｐ＋２・Ｑ
Ｐｌ：Ｉ・−−−−−ｐチャシネ２１ＭＯ５型トランジ
スタ、 Ｑｓ＋　、　ＱＮ２　、　ＱＮ３−・−ＮチャンネルＭ
ＯＳ型トランジスタ、 Ｑｌｌｌｌ　、　ＱＮ１２　、−　、　ＱＮＩＯ””　
””　ＮチャンネルＭＯＳ型トランジスタ、 ＱＮ７１　、Ｑｓ２２．・・・、Ｑｓ２ａ・・・・・・
ＮチャンネルＭＯＳ型トランジスタ、 Ｎｌ、　Ｎ２．　Ｎ３・・・・・・節点、Ｎｌｌ、　Ｎ
Ｉ２．・・＋、　Ｎ１８・・・・・・節点、（：、ＣＩ
、Ｃ２，Ｃ３，０４・・・・・・コンデンサ、ＷＬ、　
　、、ＷＬ、　　、　ＷＬ３．　ＷＬ４　・・・・・・
ワード線、φ２・・・・・・デコーダリセット信号、八
ＸＩ　＋＾Ｘ２　＋へ×３・・・・・・行アドレスイＸ
　ｒ−＞１（へ４．Ｒ八２．Ｒ八３　＋　ｒｔＡ４　”
・・・・ワード線活性化信号、 Ａ、Ｂ−・・・・・点。

Claims (1)

【特許請求の範囲】
1. ソースがワード線に接続されており、ゲートがアドレス
   信号より生成された選択信号を入力し、ドレインがワー
   ド線活性化信号を入力したとき、ワード線活性化信号に
   基づくゲート・ドレイン間のブートストラップ効果を利
   用してソースからワード線に所定の電位を供給する複数
   の電界効果トランジスタを有するデコーダ回路において
   、選択信号を入力すると、ワード線活性化信号の入力と
   は無関係に複数の電界効果トランジスタのゲートの電位
   を電源電位以上にするブーストアップ回路を有すること
   を特徴とするデコーダ回路。