JPS63127500A - メモリ−回路のテスト方法 - Google Patents

メモリ−回路のテスト方法

Info

Publication number
JPS63127500A
JPS63127500A JP61271160A JP27116086A JPS63127500A JP S63127500 A JPS63127500 A JP S63127500A JP 61271160 A JP61271160 A JP 61271160A JP 27116086 A JP27116086 A JP 27116086A JP S63127500 A JPS63127500 A JP S63127500A
Authority
JP
Japan
Prior art keywords
signal
address
output
initial value
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61271160A
Other languages
English (en)
Inventor
Koichi Kikuchi
菊地 興一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61271160A priority Critical patent/JPS63127500A/ja
Publication of JPS63127500A publication Critical patent/JPS63127500A/ja
Pending legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリー回路に於けるテスト方法に関する。
〔従来の技術〕
従来この種のメモリー回路のテスト方法は、メモリー回
路のアドレス信号として通常のアップカウンターの出力
信号を用いていた。メモリー回路のテストのときはアッ
プカウンターをカランl−アップすることによりアドレ
スを順次変えてメモリー回路の出力を[測した。
〔発明が解決しようとする問題点〕
上述した従来のメモリー回路は、たとえばROMと考え
ると、デス1〜時はROMの内容がそのまま出力される
ことになる。このことは、ROMがプロセッサのプログ
ラムROMであるとプログラムがそのまま出力されるこ
とを意味し、秘匿性に欠けることになる。また、アドレ
ス信号の動き方を見るとLSBは0→1→0→1→0→
1→0→1とアドレスの変わるごとに変わるが、LSB
−1はO→O→1→1→0→O→1→1とOと1の変化
から見るとLSBのアドレスの変り方に対しLSBの変
わり方の1/2となり、同様にLSB−2はLSBに対
し1/4となり、アドレスの変わり方がゆっくりとなる
。このことはアドレスの各ビット毎のテストパターンの
Oと1の変化のスピードが異なり、スピード的に一番厳
しいのは常にLSBということになる。即ち、LSB以
外のアドレス入力にスピード的に厳しいのがあると、そ
の部分はこのアドレス信号発生回路を用いたスピードテ
ストでは検出不可ということになる。
上述した従来のメモリー回路のテスト方法に対し本発明
のテスト方法はメモリー回路のアドレス信号として同期
が有限な擬似ランダム符号発生回路の出力信号を使用す
るという独創的内容を有する。
〔問題点を解決するための手段〕
本発明のメモリー回路のテスト方法は、制御信号に依り
初期値設定されかつ有限の周期を持つ擬似ランダム符号
を出力する信号発生回路の出力信号を前記メモリ回路の
入力アドレス信号とするように構成されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明のテスト方法を実現する第1の実施例を
示すブロック図である。同図はメモリーとしてリードオ
ンリーメモリ(ROM)を対象とした例を示している。
アドレス発生回路から出力されるアドレス信号がテスト
されるROM2のアドレス入力となる。アドレス信号が
与えられたROM2からは、読み出されたデータが出力
端子3より出力される。入力端子4はアドレス発生回路
1の初期値設定用制御信号入力端子である。アドレス発
生回路1は、最初、端子4に与えられる初期値設定用制
御信号に依って初期値を出力し、その後周期が有限の擬
似ランダム符号を出力する。擬似ランダム符号としては
周期が最大のM系列(PN系列)符号が一番適している
第2図は本発明のテスト方法を実現する第2の実施例を
示すブロック図である。同図はメモリーとしてランダム
アクセスメモリ(RAM)を対象とした例である。アド
レス発生回路1から出力されるアドレス信号がテストさ
れるRAM5のアドレス入力となる。アドレス信号が与
えられたRAMからは、読み出されたデータが出力端子
3より出力される。入力端子4はアドレス発生回路1の
初期値設定用制御信号入力端子である。6はRAM5へ
書き込むデータ入力端子。7はデータ入力端子6からR
AM5にデータを書き込むかRAM5から出力端子3ヘ
データを読み出すかの制御信号を入力する端子である。
まず、端子7へ制御信号を与えRAM5を書き込み状態
にする。それから、端子4へ初期値設定用制御信号を与
えこれによりアドレス発生回路1は初期値となり、その
後、周期が有限な擬似ランダム符号を(擬似ランダムM
系列符号)出力する。このランダム符号信号がRAM5
のアドレスとなる。アドレスに応じて入力端子6のデー
タがRAM5に書き込まれる。書き込み終了後制御信号
7でRAM5を読み出し状態にして、同じことをくり返
す。このことに依りRAM5にランダムにデータが書き
込まれ、RAM5からランダムにデータが読み出される
ことになる。
第3図は第1図、第2図に用いられる擬似ランダムM系
列(PN系列〉符号発生回路の一例(N−10)を示す
回路図である。図の8はフリップフロップである。9は
シフトレジスタであり、フリップフロップ8を10個直
列接続した例を示している。11〜20は出力端子であ
る。10は排他論理和回路(EXCLUSIVE OR
) 、 4ハEz7トレジスタ9の初期値設定用制御信
号入力端子である。
初期値設定用制御信号入力端子4に与えられた制御信号
にてシフ1〜レジスタ9を初期値設定する。
その後、擬似ランダムM系列の符号が11〜20の出力
端子から出力されアドレス信号となる。
〔発明の効果〕
以上説明した様に第1の実施例のメモリーがRMOの場
合、ROMの内容がアドレス順でなく、はぼ出ならぬ(
擬似ランダム)に出力される。ROMにプログラムが書
き込まれていることを考えると従来の様にプログラムが
順に出てくるのとほぼ出たらめに出てくるのではほぼ出
たらめに出て来た方がROMの内容を解読するのが困難
であり、メモリー内容の秘匿性に優れている。さらにメ
モリーのアドレスの変わり方がほぼ出たらめということ
は従来の様にアドレスの変わり方が規則的であることと
比べてアドレスの各ピッI・の動き方が平均化しており
、メモリー回路のスピードテストに適している。
【図面の簡単な説明】
第1図は本発明のメモリー回路のテスト方法を実現する
第1の実施例を示すブロック図、第2図は本発明の第2
の実施例を示すブロック図、第3図は第1図、第2図に
用いられる擬似ランダム(M系列〉符号発生回路1の一
例を示す回路図である。 l・・・擬似ランダム符号発生回路、2・・・MOM、
3・・・出力端子、4・・・初期値設定制御信号入力端
子、6・・・データ入力端子、7・・・書き込み、読み
出しを切替する制御信号入力端子、8・・・フリップフ
ロップ、9・・・シフトレジスタ、10・・・排他的論
理和回路、11〜20・・・出力端子。

Claims (1)

    【特許請求の範囲】
  1.  メモリー回路のテスト方法において、制御信号に依り
    初期値設定されかつ有限の周期を持つ擬似ランダム符号
    を出力する信号発生回路の出力信号を前記メモリ回路の
    入力アドレス信号とすることを特徴とするメモリー回路
    のテスト方法。
JP61271160A 1986-11-14 1986-11-14 メモリ−回路のテスト方法 Pending JPS63127500A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61271160A JPS63127500A (ja) 1986-11-14 1986-11-14 メモリ−回路のテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61271160A JPS63127500A (ja) 1986-11-14 1986-11-14 メモリ−回路のテスト方法

Publications (1)

Publication Number Publication Date
JPS63127500A true JPS63127500A (ja) 1988-05-31

Family

ID=17496173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61271160A Pending JPS63127500A (ja) 1986-11-14 1986-11-14 メモリ−回路のテスト方法

Country Status (1)

Country Link
JP (1) JPS63127500A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535163A (en) * 1993-11-01 1996-07-09 Nec Corporation Semiconductor memory device for inputting and outputting data in a unit of bits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535163A (en) * 1993-11-01 1996-07-09 Nec Corporation Semiconductor memory device for inputting and outputting data in a unit of bits

Similar Documents

Publication Publication Date Title
US5051997A (en) Semiconductor integrated circuit with self-test function
KR100198521B1 (ko) 어드레스 패턴 발생기
US4402081A (en) Semiconductor memory test pattern generating apparatus
GB2172128A (en) A method of and apparatus for fault testing a random access memory system
JPH02133834A (ja) インサートキットエミュレータ
JPS6288972A (ja) 階層テスト・シ−ケンサ
JPH0641966B2 (ja) パタ−ン発生装置
US5127010A (en) Pattern generator
JP2591825B2 (ja) 圧縮データを用いた論理回路試験方法及びその装置
US5140176A (en) Sequential logic circuit device
JPS63127500A (ja) メモリ−回路のテスト方法
EP0141562A2 (en) Method and apparatus for generating a sequence of multibit words
US6601204B1 (en) Pattern generating method, pattern generator using the method, and memory tester using the pattern generator
US5897653A (en) Data tracing apparatus
GB2099618A (en) Algorithmic word generator
KR100449271B1 (ko) 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법
JPS63108747A (ja) ゲ−トアレイ集積回路
JP2568268B2 (ja) データ列発生回路及びその回路を用いたメモリテスト装置
JPH04244979A (ja) 遅延テストパターン及びその作成方法
KR100349683B1 (ko) 다수의 다중 입력 쉬프트 레지스터를 이용한 롬 테스트 장치
JPH04147500A (ja) 半導体集積回路のテスト回路
JPH0690266B2 (ja) 半導体集積回路装置
JPS6153579A (ja) 論理回路機能試験機
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
SU1548788A1 (ru) Узел заполнени тестовой информации