JPS63124447A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63124447A
JPS63124447A JP27010186A JP27010186A JPS63124447A JP S63124447 A JPS63124447 A JP S63124447A JP 27010186 A JP27010186 A JP 27010186A JP 27010186 A JP27010186 A JP 27010186A JP S63124447 A JPS63124447 A JP S63124447A
Authority
JP
Japan
Prior art keywords
layer
wiring
film
electrode
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27010186A
Other languages
English (en)
Other versions
JPH0691091B2 (ja
Inventor
Yasushi Oyama
泰 大山
Shinichi Inoue
井上 信市
Takayuki Oba
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27010186A priority Critical patent/JPH0691091B2/ja
Publication of JPS63124447A publication Critical patent/JPS63124447A/ja
Publication of JPH0691091B2 publication Critical patent/JPH0691091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 電極コンタクト窓中にCVD法によりリフラクトリメタ
ルの平坦化層を形成する工程の改良である。
リフラクトリメタルの平坦化層とその下地のアルミニウ
ム電極との界面の抵抗を低下するために、−旦リフラク
トリメタルの薄層を形成した後、熱処理をなして、この
薄層を下地電極のアルミニウムとの合金層に転換し、そ
の上に再びリフラクトリメタルの層を形成して平坦化層
を形成する半導体装置の製造方法である。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。特に、多層配
線間に形成される平坦化層とその下層をなす電極・配線
との界面の抵抗を低下する改良に関する。
〔従来の技術〕
半導体装置の多層配線相互を接続する場合、その接続を
完全になし、断線等の発生を防止するために平坦化層を
介在する技術が知られている。
この多層配線相互の接続部の構造を第5図を参照して説
明する。
第5図参照 図において、1は半導体層であり、その中に素子が形成
されている。2は二酸化シリコン膜等の絶縁膜であり、
一部に電極コンタクト窓が形成されている。3はアルミ
ニウム等の下層配線である。4はPSG等の層間絶縁膜
であり、上下層電極・配線コンタクト窓が形成されてお
り、この上下層電極・配線コンタクト窓中に、下層配線
3と接続して平坦化層5が形成されている。この平坦化
層5には、一般に、タングステン、モリブデン等のりフ
ラクトリメタルが使用される。6はアルミニウム等の上
層配線である。
〔発明が解決しようとする問題点〕
このタングステン、モリブデン等のりフラクトリメタル
の平坦化層5は、タングステン、モリブデン等のりフラ
クトリメタルのハロゲン化物等と水素等の還元性ガスの
混合物を300〜350’Oの温度において反応させて
形成されるが、下層配線3との接触面の抵抗が小さくで
きず、アルミニウム/アルミニウム接触面の場合の10
倍程度になり、高速化に不利であるという欠点がある。
本発明の目的は、この欠点を解消することにあり、上下
層電極・配線の間に介在する平坦化層と下層電極拳配線
との界面の抵抗を小さくする半導体装置の製造方法を提
供することにある。
〔問題点を解決するための手段〕
上記の目的を達成するために本発明が採った手段は、電
極コンタクト窓中にリフラクトリメタル等の平坦化層5
を形成するために、まず、リフラクトリメタル等の薄膜
51aをCVD法により形成した後、熱処理をなしてリ
フラクトリメタル等の薄膜51と下層配線3とを合金化
して合金膜51に転換し、その後、再びリフラクトリメ
タル等の膜52を形成することにある。
リフラクトリメタル等の薄膜51aの厚さは500人程
度が適当である。
また、熱処理温度と熱処理時間とは使用されるリフラク
トリメタルの種類によって決定されるが、例えば、タン
グステンの場合、450”0で30分程度が適当である
〔作用〕
上記の欠点は、ソースガスが分解して発生したフッ素等
のハロゲン元素がアルミニウム等の下層配線3とタング
ステン、モリブデン等の平坦化層5との界面に存在する
ことにもとづくと考えられるが、本発明においては、タ
ングステン、モリブデン等の薄膜51aを形成した後、
熱処理をなしてこのタングステン、モリブデン等の薄膜
51aと下層配線3のアルミニウム等とが合金化されて
合金層51に転換されているので、上記のフッ素等のハ
ロゲン元素の影響がなくなり、下層配線3と平坦化層5
との界面の抵抗が低下する。
〔実施例〕
以下、図面を参照しつへ、本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
第2図参照 半導体層1にトランジスタ等(図示せず)の素子を形成
した後、二酸化シリコン膜等の絶縁膜2を厚さ約1JL
I11に形成し、これに、電極・配線コンタクト窓を形
成した後、アルミニウム等の膜を厚さ約5.000人に
形成して、これをパターニングして下層配線3を形成す
る。
その後、PSG等の膜を厚さ約1ILI+に形成して居
間絶縁膜4とする。
つぐいて、上下層電極・配線コンタクト窓7を形成する
第1図参照 六フッ化タングステン(0,01〜0.02Torr)
と水素(0,2〜0.3 Torr)との混合ガスを、
 3oo〜350°Cの温度において約5分間基板に接
触させて、 500人の厚さのタングステンの薄膜51
aを形成する。この反応を停止した後、約30分間45
0”C!において熱処理を実行する。その結果、タング
ステンの薄膜51aは下層配線3と接触している領域に
おいて(上下層電極・配線コンタクト窓7中において)
下層配!!3のアルミニウムと合金化して合金層5zに
転換される。
この合金層51と下層配線3との界面にはフッ素が存在
せず、抵抗は極めて小さい。
第3図参照 再び、六フッ化タングステン(0,01〜0.02Ta
rr)と水素(0,2〜0.3 Torr)との混合ガ
スを、 300〜350°Cの温度において基板に接触
させて、厚さ約1pmのタングステン膜52を形成する
第4図参照 タングステン膜52と合金層51との二重層を」二下層
電極・配線コンタクト窓領域以外から除去して平坦化層
5を完成する。
その上にアルミニウム膜を厚さ約5.000人に形成し
た後、これをパターニングして上層配線6を形成する。
以上の工程をもって製造した半導体装置の上下層配線接
続面の抵抗は従来技術に比して局〜属に減少されている
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、電極コンタクト窓中にリフラクトリメタ
ル等の平坦化層を形成するために、まず、リフラクトリ
メタル等の薄膜を形成した後、熱処理をなしてリフラク
トリメタル等の薄膜と下層配線とを合金化して合金膜に
転換し、その後、再びリフラクトリメタル等の膜を形成
することとされているので、その界面にフッ素は存在せ
ず、また、アルミニウムとりフラクトリメタルとの合金
層であるから、抵抗は極めて低く、アルミニウム/アル
ミニウムの場合の2倍程度でリフラクトリメタル/アル
ミニウムの場合より顕著に低く、十分に実用に耐える。
【図面の簡単な説明】
第1図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を説明する図である。 第2.3図は、本発明の一実施例に係る半導体装置の製
造方法の主要工程図である。 第4図は、本発明の一実施例に係る半導体装置の製造方
法を実行して製造した半導体装置の断面図である。 第5図は、従来技術に係る半導体装置の断面図である。 1・・・半導体層、 2・・・絶縁膜、 3・・・下層配線、 4・・・層間絶縁膜、 5・争・平坦化層、 51・・・合金層、 51a拳拳書リフラクトリメタルの薄膜、52−−・リ
フラクトリメタルの膜、 6・・・上層配線、 7・・・上下層電極・配線コンタクト窓。

Claims (1)

  1. 【特許請求の範囲】  下層電極・配線(3)上に形成された層間絶縁膜(4
    )に上下層電極・配線コンタクト窓(7)を形成し、前
    記下層電極・配線(3)と接触して該上下層電極、配線
    コンタクト窓(7)中にCVD法により、リフラクトリ
    メタル膜の平坦化層(5)を形成し、該平坦化層(5)
    と接触して上層電極・配線(6)を形成する工程を有す
    る半導体装置の製造方法において、 前記平坦化層(5)の形成は、前記リフラクトリメタル
    の薄膜(51a)を形成した後、熱処理をなして、該薄
    膜(51a)を上下層電極・配線コンタクト窓(7)中
    において下層電極・配線(3)との合金膜(51)に転
    換し、その後、再び、前記リフラクトリメタルの膜(5
    2)を形成してなすことを特徴とする半導体装置の製造
    方法。
JP27010186A 1986-11-13 1986-11-13 半導体装置の製造方法 Expired - Fee Related JPH0691091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27010186A JPH0691091B2 (ja) 1986-11-13 1986-11-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27010186A JPH0691091B2 (ja) 1986-11-13 1986-11-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63124447A true JPS63124447A (ja) 1988-05-27
JPH0691091B2 JPH0691091B2 (ja) 1994-11-14

Family

ID=17481547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27010186A Expired - Fee Related JPH0691091B2 (ja) 1986-11-13 1986-11-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0691091B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374592A (en) * 1992-09-22 1994-12-20 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum metal contact
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5930673A (en) * 1990-11-05 1999-07-27 Stmicroelectronics, Inc. Method for forming a metal contact
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US6617242B1 (en) * 1989-11-30 2003-09-09 Stmicroelectronics, Inc. Method for fabricating interlevel contacts of aluminum/refractory metal alloys

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5976969A (en) * 1989-11-30 1999-11-02 Stmicroelectronics, Inc. Method for forming an aluminum contact
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6617242B1 (en) * 1989-11-30 2003-09-09 Stmicroelectronics, Inc. Method for fabricating interlevel contacts of aluminum/refractory metal alloys
US5930673A (en) * 1990-11-05 1999-07-27 Stmicroelectronics, Inc. Method for forming a metal contact
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5374592A (en) * 1992-09-22 1994-12-20 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum metal contact
US6433435B2 (en) 1993-11-30 2002-08-13 Stmicroelectronics, Inc. Aluminum contact structure for integrated circuits

Also Published As

Publication number Publication date
JPH0691091B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JPS63124447A (ja) 半導体装置の製造方法
JPH0740587B2 (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH0419707B2 (ja)
JPH02186634A (ja) 集積回路装置の製造方法
JPS63226946A (ja) 半導体装置
JPS62174944A (ja) 半導体装置の製造方法
JPH01200651A (ja) 半導体装置の製造方法
JPS6059737A (ja) 半導体装置の製造方法
JPS62108542A (ja) 半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法
JP2741799B2 (ja) 半導体装置の製造方法
JPS58105553A (ja) 半導体装置の製造方法
JPH04216630A (ja) 半導体素子の配線形成方法
JPH0473972A (ja) 半導体装置の製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JPS6037150A (ja) 半導体装置の製造方法
JPS637651A (ja) 半導体装置の製造方法
JPH01145835A (ja) 半導体装置の製造方法
JPS60171741A (ja) 半導体装置の製造方法
JPS6173350A (ja) 半導体装置の製造方法
JPS6364343A (ja) 半導体装置
JPS62291944A (ja) 半導体装置
JPS6213053A (ja) 半導体装置
JPS5986246A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees