JPH0691091B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0691091B2 JPH0691091B2 JP27010186A JP27010186A JPH0691091B2 JP H0691091 B2 JPH0691091 B2 JP H0691091B2 JP 27010186 A JP27010186 A JP 27010186A JP 27010186 A JP27010186 A JP 27010186A JP H0691091 B2 JPH0691091 B2 JP H0691091B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- refractory metal
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 電極コンタクト窓中にCVD法によりリフラクトリメタル
の平坦化層を形成する工程の改良である。
の平坦化層を形成する工程の改良である。
リフラクトリメタルの平坦化層とその下地のアルミニウ
ム電極との界面の抵抗を低下するために、一旦リフラク
トリメタルの薄層を形成した後、熱処理をなして、この
薄層を下地電極のアルミニウムとの合金層に転換し、そ
の上に再びリフラクトリメタルの層を形成して平坦化層
を形成する半導体装置の製造方法である。
ム電極との界面の抵抗を低下するために、一旦リフラク
トリメタルの薄層を形成した後、熱処理をなして、この
薄層を下地電極のアルミニウムとの合金層に転換し、そ
の上に再びリフラクトリメタルの層を形成して平坦化層
を形成する半導体装置の製造方法である。
本発明は半導体装置の製造方法に関する。特に、多層配
線間に形成される平坦化層とその下層をなす電極・配線
との界面の抵抗を低下する改良に関する。
線間に形成される平坦化層とその下層をなす電極・配線
との界面の抵抗を低下する改良に関する。
半導体装置の多層配線相互を接続する場合、その接続を
完全になし、断線等の発生を防止するために平坦化層を
介在する技術が知られている。この多層配線相互の接続
部の構造を第５図を参照して説明する。
完全になし、断線等の発生を防止するために平坦化層を
介在する技術が知られている。この多層配線相互の接続
部の構造を第５図を参照して説明する。
第５図参照 図において、１は半導体層であり、その中に素子が形成
されている。２は二酸化シリコン膜等の絶縁膜であり、
一部に電極コンタクト窓が形成されている。３はアルミ
ニウム等の下層配線である。４はPSG等の層間絶縁膜で
あり、上下層電極・配線コンタクト窓が形成されてお
り、この上下層電極・配線コンタクト窓中に、下層配線
３と接続して平坦化層５が形成されている。この平坦化
層５には、一般に、タングステン、モリブデン等のリフ
ラクトリメタルが使用される。６はアルミニウム等の上
層配線である。
されている。２は二酸化シリコン膜等の絶縁膜であり、
一部に電極コンタクト窓が形成されている。３はアルミ
ニウム等の下層配線である。４はPSG等の層間絶縁膜で
あり、上下層電極・配線コンタクト窓が形成されてお
り、この上下層電極・配線コンタクト窓中に、下層配線
３と接続して平坦化層５が形成されている。この平坦化
層５には、一般に、タングステン、モリブデン等のリフ
ラクトリメタルが使用される。６はアルミニウム等の上
層配線である。
このタングステン、モリブデン等のリフラクトリメタル
の平坦化層５は、タングステン、モリブデン等のリフラ
クトリメタルのハロゲン化物等と水素等の還元性ガスの
混合物を300〜350℃の温度において反応させて形成され
るが、下層配線３との接触面の抵抗が小さくできず、ア
ルミニウム／アルミニウム接触面の場合の10倍程度にな
り、高速化に不利であるという欠点がある。
の平坦化層５は、タングステン、モリブデン等のリフラ
クトリメタルのハロゲン化物等と水素等の還元性ガスの
混合物を300〜350℃の温度において反応させて形成され
るが、下層配線３との接触面の抵抗が小さくできず、ア
ルミニウム／アルミニウム接触面の場合の10倍程度にな
り、高速化に不利であるという欠点がある。
本発明の目的は、この欠点を解消することにあり、上下
層電極・配線の間に介在する平坦化層と下層電極・配線
との界面の抵抗を小さくする半導体装置の製造方法を提
供することにある。
層電極・配線の間に介在する平坦化層と下層電極・配線
との界面の抵抗を小さくする半導体装置の製造方法を提
供することにある。
上記の目的を達成するために本発明が採った手段は、電
極コンタクト窓中にリフラクトリメタル等の平坦化層５
を形成するために、まず、リフラクトリメタル等の薄膜
51aをCVD法により形成した後、熱処理をなしてリフラク
トリメタル等の薄膜51と下層配線３とを合金化して合金
膜51に転換し、その後、再びリフラクトリメタル等の膜
52を形成することにある。
極コンタクト窓中にリフラクトリメタル等の平坦化層５
を形成するために、まず、リフラクトリメタル等の薄膜
51aをCVD法により形成した後、熱処理をなしてリフラク
トリメタル等の薄膜51と下層配線３とを合金化して合金
膜51に転換し、その後、再びリフラクトリメタル等の膜
52を形成することにある。
リフラクトリメタル等の薄膜51aの厚さは500Å程度が適
当である。
当である。
また、熱処理温度と熱処理時間とは使用されるリフラク
トリメタルの種類によって決定されるが、例えば、タン
グステンの場合、450℃で30分程度が適当である。
トリメタルの種類によって決定されるが、例えば、タン
グステンの場合、450℃で30分程度が適当である。
上記の欠点は、ソースガスが分解して発生したフッ素等
のハロゲン元素がアルミニウム等の下層配線３とタング
ステン、モリブデン等の平坦化層５との界面に存在する
ことにもとづくと考えられるが、本発明においては、タ
ングステン、モリブデン等の薄膜51aを形成した後、熱
処理をなしてこのタングステン、モリブデン等の薄膜51
aと下層配線３のアルミニウム等とが合金化されて合金
層51に転換されているので、上記のフッ素等のハロゲン
元素の影響がなくなり、下層配線３と平坦化層５との界
面の抵抗が低下する。
のハロゲン元素がアルミニウム等の下層配線３とタング
ステン、モリブデン等の平坦化層５との界面に存在する
ことにもとづくと考えられるが、本発明においては、タ
ングステン、モリブデン等の薄膜51aを形成した後、熱
処理をなしてこのタングステン、モリブデン等の薄膜51
aと下層配線３のアルミニウム等とが合金化されて合金
層51に転換されているので、上記のフッ素等のハロゲン
元素の影響がなくなり、下層配線３と平坦化層５との界
面の抵抗が低下する。
以下、図面を参照しつゝ、本発明の一実施例に係る半導
体装置の製造方法についてさらに説明する。
体装置の製造方法についてさらに説明する。
第２図参照 半導体層１にトランジスタ等（図示せず）の素子を形成
した後、二酸化シリコン膜等の絶縁膜２を厚さ約１μｍ
に形成し、これに、電極・配線コンタクト窓を形成した
後、アルミニウム等の膜を厚さ約5,000Åに形成して、
これをパターニングして下層配線３を形成する。
した後、二酸化シリコン膜等の絶縁膜２を厚さ約１μｍ
に形成し、これに、電極・配線コンタクト窓を形成した
後、アルミニウム等の膜を厚さ約5,000Åに形成して、
これをパターニングして下層配線３を形成する。
その後、PSG等の膜を厚さ約１μｍに形成して層間絶縁
膜４とする。
膜４とする。
つゞいて、上下層電極・配線コンタクト窓７を形成す
る。
る。
第１図参照 六フッ化タングステン（0.01〜0.02Torr）と水素（0.2
〜0.3Torr）との混合ガスを、300〜350℃の温度におい
て約５分間基板に接触させて、500Åの厚さのタングス
テンの薄膜51aを形成する。この反応を停止した後、約3
0分間450℃において熱処理を実行する。その結果、タン
グステンの薄膜51aは下層配線３と接触している領域に
おいて（上下層電極・配線コンタクト窓７中において）
下層配線３のアルミニウムと合金化して合金層51に転換
される。
〜0.3Torr）との混合ガスを、300〜350℃の温度におい
て約５分間基板に接触させて、500Åの厚さのタングス
テンの薄膜51aを形成する。この反応を停止した後、約3
0分間450℃において熱処理を実行する。その結果、タン
グステンの薄膜51aは下層配線３と接触している領域に
おいて（上下層電極・配線コンタクト窓７中において）
下層配線３のアルミニウムと合金化して合金層51に転換
される。
この合金層51と下層配線３との界面にはフッ素が存在せ
ず、抵抗は極めて小さい。
ず、抵抗は極めて小さい。
第３図参照 再び、六フッ化タングステン（0.01〜0.02Torr）と水素
（0.2〜0.3Torr）との混合ガスを、300〜350℃の温度に
おいて基板に接触させて、厚さ約１μｍのタングステン
膜52を形成する。
（0.2〜0.3Torr）との混合ガスを、300〜350℃の温度に
おいて基板に接触させて、厚さ約１μｍのタングステン
膜52を形成する。
第４図参照 タングステン膜52と合金層51との二重層を上下層電極・
配線コンタクト窓領域以外から除去して平坦化層５を完
成する。
配線コンタクト窓領域以外から除去して平坦化層５を完
成する。
その上にアルミニウム膜を厚さ約5,000Åに形成した
後、これをパターニングして上層配線６を形成する。
後、これをパターニングして上層配線６を形成する。
以上の工程をもって製造した半導体装置の上下層配線接
続面の抵抗は従来技術に比して1/3〜1/4に減少されてい
る。
続面の抵抗は従来技術に比して1/3〜1/4に減少されてい
る。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、電極コンタクト窓中にリフラクトリメタ
ル等の平坦化層を形成するために、まず、リフラクトリ
メタル等の薄膜を形成した後、熱処理をなしてリフラク
トリメタル等の薄膜と下層配線とを合金化して合金膜に
転換し、その後、再びリフラクトリメタル等の膜を形成
することとされているので、その界面にフッ素は存在せ
ず、また、アルミニウムとリフラクトリメタルとの合金
層であるから、抵抗は極めて低く、アルミニウム／アル
ミニウムの場合の２倍程度でリフラクトリメタル／アル
ミニウムの場合より顕著に低く、十分に実用に耐える。
法においては、電極コンタクト窓中にリフラクトリメタ
ル等の平坦化層を形成するために、まず、リフラクトリ
メタル等の薄膜を形成した後、熱処理をなしてリフラク
トリメタル等の薄膜と下層配線とを合金化して合金膜に
転換し、その後、再びリフラクトリメタル等の膜を形成
することとされているので、その界面にフッ素は存在せ
ず、また、アルミニウムとリフラクトリメタルとの合金
層であるから、抵抗は極めて低く、アルミニウム／アル
ミニウムの場合の２倍程度でリフラクトリメタル／アル
ミニウムの場合より顕著に低く、十分に実用に耐える。
第１図は、本発明の一実施例に係る半導体装置の製造方
法の主要工程を説明する図である。 第２、３図は、本発明の一実施例に係る半導体装置の製
造方法の主要工程図である。 第４図は、本発明の一実施例に係る半導体装置の製造方
法を実行して製造した半導体装置の断面図である。 第５図は、従来技術に係る半導体装置の断面図である。 １……半導体層、 ２……絶縁膜、 ３……下層配線、 ４……層間絶縁膜、 ５……平坦化層、 51……合金層、 51a……リフラクトリメタルの薄膜、 52……リフラクトリメタルの膜、 ６……上層配線、 ７……上下層電極・配線コンタクト窓。
法の主要工程を説明する図である。 第２、３図は、本発明の一実施例に係る半導体装置の製
造方法の主要工程図である。 第４図は、本発明の一実施例に係る半導体装置の製造方
法を実行して製造した半導体装置の断面図である。 第５図は、従来技術に係る半導体装置の断面図である。 １……半導体層、 ２……絶縁膜、 ３……下層配線、 ４……層間絶縁膜、 ５……平坦化層、 51……合金層、 51a……リフラクトリメタルの薄膜、 52……リフラクトリメタルの膜、 ６……上層配線、 ７……上下層電極・配線コンタクト窓。
Claims (1)
- 【請求項１】下層電極・配線（３）上に形成された層間
絶縁膜（４）に上下層電極・配線コンタクト窓（７）を
形成し、前記下層電極・配線（３）と接触して該上下層
電極・配線コンタクト窓（７）中にCVD法により、リフ
ラクトリメタル膜の平坦化層（５）を形成し、該平坦化
層（５）と接触して上層電極・配線（６）を形成する工
程を有する半導体装置の製造方法において、 前記平坦化層（５）の形成は、前記リフラクトリメタル
の薄膜（51a）を形成した後、熱処理をなして、該薄膜
（51a）を上下層電極・配線コンタクト窓（７）中にお
いて下層電極・配線（３）との合金膜（51）に転換し、
その後、再び、前記リフラクトリメタルの膜（52）を形
成してなすことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010186A JPH0691091B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27010186A JPH0691091B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124447A JPS63124447A (ja) | 1988-05-27 |
| JPH0691091B2 true JPH0691091B2 (ja) | 1994-11-14 |
Family
ID=17481547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27010186A Expired - Fee Related JPH0691091B2 (ja) | 1986-11-13 | 1986-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691091B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US5108951A (en) * | 1990-11-05 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Method for forming a metal contact |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| DE69031903T2 (de) * | 1989-11-30 | 1998-04-16 | Sgs Thomson Microelectronics | Verfahren zum Herstellen von Zwischenschicht-Kontakten |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| DE69319993T2 (de) * | 1992-09-22 | 1998-12-10 | Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. | Methode zur Herstellung eines Metallkontaktes |
-
1986
- 1986-11-13 JP JP27010186A patent/JPH0691091B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124447A (ja) | 1988-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691091B2 (ja) | 半導体装置の製造方法 | |
| JPH07193024A (ja) | 半導体装置およびその製造方法 | |
| JPH039616B2 (ja) | ||
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPS61237448A (ja) | 半導体装置の製造方法 | |
| JPS58190043A (ja) | 多層配線法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH0419707B2 (ja) | ||
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JPH0117254B2 (ja) | ||
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH0473972A (ja) | 半導体装置の製造方法 | |
| JP2817209B2 (ja) | 半導体装置の製造方法 | |
| JPH09306912A (ja) | 半導体素子の配線形成方法 | |
| JPS6349901B2 (ja) | ||
| JPH02109349A (ja) | 半導体装置の製造方法 | |
| JPH05160128A (ja) | Ａｌ−Ｓｉ系合金配線の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPH06120166A (ja) | 半導体装置の製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH08236534A (ja) | 半導体素子のパッシベーション膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |