JPS6312405B2 - - Google Patents

Info

Publication number
JPS6312405B2
JPS6312405B2 JP15376880A JP15376880A JPS6312405B2 JP S6312405 B2 JPS6312405 B2 JP S6312405B2 JP 15376880 A JP15376880 A JP 15376880A JP 15376880 A JP15376880 A JP 15376880A JP S6312405 B2 JPS6312405 B2 JP S6312405B2
Authority
JP
Japan
Prior art keywords
control device
frequency
local oscillation
circuit
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15376880A
Other languages
English (en)
Other versions
JPS5778229A (en
Inventor
Akinori Maeda
Shigeki Inoe
Hiroaki Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15376880A priority Critical patent/JPS5778229A/ja
Publication of JPS5778229A publication Critical patent/JPS5778229A/ja
Publication of JPS6312405B2 publication Critical patent/JPS6312405B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明はラジオ受信機に係り、更に詳しくは、
マイクロコンピユータ等を用いて、希望受信周波
数に相互変調妨害を与え得る周波数を持つた他の
放送電波の有無及び強度を探索、演算し、その結
果有りのとき受信機の相互変調妨害出力を軽減し
てなるラジオ受信機に関するものである。
FMラジオ放送はその音質の良さから広く楽し
まれているが、放送局の多局化に伴なつて、希望
放送以外の電波により希望放送の音質が損なわれ
るという混信が切実な問題となつている。中でも
相互変調妨害は、希望受信信号とのビートを生じ
る等して“ジユルジユル”とした不快な音を発生
させるのでその改善が望まれる。
相互変調妨害は2つ以上の妨害電波によりそれ
らの周波数とは異なつた周波数のところにあたか
も放送電波があるようなスペクトルを発生するも
ので、これは受信機における増幅素子、混合素子
の非線形性により生じる。例えば増幅素子の伝達
特性が次の(1)式で表わされるような非線形性を持
つているとする。
I=a0+a1v+a2v2+a3v3+ ……(1) 但し I:出力電流 v:入力電圧 上式において入力信号として12なる2つの
信号があるとすると I=a0+a1(v1sinω1t+v2sinω2t) +a2(v1sinω1t+v2sinω2t)2 +a3(v1sinω1t+v2sinω2t)3 ……(2) 但し v1、v212の信号電圧 ω1;2π1、ω2;2π2 となる。
(2)式の第4項、即ち3乗の項を3角公式を用い
て展開すると 3/4a3v1 2v2sin2π(212)t ……(3) 3/4a3v1v2 2sin2π(221)t1 ……(4) なるスペクトルを含むことになる。この場合にお
いて 21+Δ とすると(3)、(4)式のスペクトルは第1図に破線で
示すように1−Δ、1+2Δなるところに発生す
る。したがつて受信機の受信周波数を1−Δ又
1+2Δに同調させると本来そこに信号がない
場合であつても121+Δ)の放送内容が混
ざつた内容が受信されることになる。
この問題を解決する手段として、本出願人は先
にマイクロコンピユータ等の演算機能を有する制
御装置を設けて相互変調妨害を改善してなるラジ
オ受信機を提案している。第2図はその提案装置
のブロツク構成図である。第2図において、アン
テナ1に誘起された放送電波(信号)は周波数選
択回路2、高周波増幅回路3、周波数選択回路4
を通つてミキサ回路5へ導かれ、局部発振回路6
からの出力と混合され、中間周波数に変換され、
この変換された信号は中間周波フイルタ7、中間
周波増幅回路8及びFM検波回路10を経て復調
される。これらは周知のスーパヘテロダイン受信
機を構成している。局部発振回路6は、水晶振動
子16に基づいて安定な基準周波数rを発振する
基準信号発生器15と、電圧制御発振器
(Voltage Controlled Oscilator以下VCOと略
す)11と、このVCOの発振周波数lを1/N
に分周するプログラマブルデバイダ12と、この
デバイダの出力周波数l/Nと前記基準信号発生
器15の出力周波数rとの位相を比較してその位
相差を検出し検出結果に応じた直流電圧を得る位
相比較器(φ)13と、この位相比較器の出力電
圧を平滑化して位相差に比例する連続な電圧成分
を取出し、これをVCO11に導く低域フイルタ
(LPF)14とから構成され、これらは一般に周
知のPLL(フエーズ・ロツク・ループ)回路を構
成している。即ち、VCO11の出力周波数lは
制御装置17で制御されるプログラマブルデバイ
ダ12により1/Nに分周されて、このデバイダ
12の出力周波数はl/Nとなり、これが基準信
号発生器15の出力周波数rと位相比較器13で
位相比較され、低域フイルタ14を通じてVCO
11の制御が行われて、VCO11の出力はl=
N・rなる値に保持される。ここで基準信号発生
器15の出力周波数rを例えばr=100kHzとすれ
ばプログラマブルデバイダ12の分周比Nを変え
ることにより100kHzステツプ毎の受信が可能と
なる。
制御装置17は選局および相互変調妨害放送波
判別プログラムを収納するプログラム部(プログ
ラムメモリ)21と、演算処理を行なう演算処理
部20と記憶装置22と、割込タイマ23とから
なり、操作キーボード19の操作キーを使用者が
操作することで発生する指令に応じてプログラム
部21に収納されているプログラムに従つて制御
を行なう。9は中間周波増幅回路8と演算処理部
20との間に接続され、受信機の受信レベルがあ
るレベルに達した時それを検出するレベル検出器
である。18は受信機のアンテナ1と周波数選局
回路2との間に接続された利得制御装置を示し、
この装置は演算処理部20の出力信号により受信
機の利得を可変制御するものである。24は第3
図において述べるメモリイネーブルインジケータ
である。
操作キーボード19の詳細を第3図に示す。第
3図はラジオ受信機のフロントパネルのうちの選
局部分を示すもので、第3図において、25は操
作する毎に受信周波数を下げるダウン選局キー、
26はその逆のアツプ選局キー、27は書込み及
び読出しの制御を行なうプリセツトチヤンネルキ
ーである。28はプリセツトすることを可能にす
るメモリスイツチで、このスイツチを操作するこ
とにより書込み可能状態となり、制御装置17の
演算処理部20で制御されるメモリイネーブルイ
ンジケータ24により書込み可能状態であること
が表示される。書込みはプリセツトチヤンネルを
指定することにより完了し、次からはプリセツト
チヤンネルキー27を操作することにより読出し
ができる。29はIM処理動作(第2図の制御装
置17により選局制御つまり局部発振回路6の局
部発振周波数を制御して受信周波数を変え、レベ
ル検出器9を通じて希望受信周波数に妨害を与え
る妨害電波つまり希望受信周波に相互変調妨害を
与え得る周波数をもつた2つの放送電波の有無を
探索し、探索結果に応じて演算処理部20から利
得制御装置18に制御信号を与えて利得制御を行
なう一連の動作をIM処理動作と呼ぶことにする)
を指示するIM処理指示キーで、操作したときの
み電気的に接続されるモーメンタリ・スイツチか
らなる。30は周波数表示を行なうデイスプレイ
部、32は操作キーボード19を配置したラジオ
受信機のフロントパネルである。
次に、第2図で示されるラジオ受信機の動作を
説明する。操作キーボード19の選局キー(例え
ばアツプ選局キー26)が操作されることで希望
受信周波数が指定された後、IM処理動作を指示
するIM処理指示キー29が操作されると、制御
装置17は希望受信周波数と所定関係となる妨害
電波(即ち、第1図で述べた希望受信周波数以外
の第1の電波1と第2の電波21+Δ)との相
互変調によつて生じるスペクトル(1−Δある
いは1+2Δ)が希望受信周波数と一致して妨害
を引き起こす関係となる妨害電波〕が有るか否か
を、プログラマブルデバイダ12を制御装置17
で制御することによつて、希望受信周波数を中心
に帯域内を上下にわたり探索を行ない、レベル検
出器9を介して検出し、その探索情報(IM情報)
により利得制御装置18に制御信号を送つて利得
制御を行ない、相互変調妨害を軽減する。
しかしながら上述した従来技術では、操作キー
ボード19のIM処理指示キー29がメモリスイ
ツチ28とは別に独立して設けられていることか
ら、IM処理終了後そのIM情報つまり利得制御装
置の利得制御値及び希望受信周波数に対応する選
局制御値をプリセツトするにはその都度メモリス
イツチ28をオン操作しなければならないという
不都合があり、さらに、IM処理を行ない利得制
御装置18の制御信号を得ても、選局した希望受
信周波数と共にそのIM情報を制御装置17の記
憶装置22にプリセツトしておかないと選局する
ごとにIM処理指示キー29を操作してIM処理を
行なう必要があるという不都合があり、操作性を
悪くしていた。
本発明の目的は、上記した従来技術での不都合
を除去し操作性を向上させることのできるラジオ
受信機を提供するにある。
本発明の特徴は、上記目的を達成するために、
プリセツトチヤンネルキーに対応して演算処理部
の演算結果の記憶装置への書込みを可能とする指
示を与える指示キーを設けた構成とするにある。
以下図面により本発明を説明する。
第4図は本発明による操作キーボードの一実施
例構成例を示す図で、第3図の従来例との相異点
は、第4図の実施例ではメモリスイツチ31が第
3図の従来例におけるIM処理指示キー29とメ
モリスイツチ28とを兼用している点である。
第5図はメモリスイツチ31が操作された場合
の制御装置17の処理のフローの一例を示す。以
下第5図の処理フローを中心に、第2図及び第4
図を用いながら本発明における制御動作を説明す
る。操作キーボード19の選局キー(例えばアツ
プ選局キー26)が操作され希望受信周波数sが
選局されると、制御装置17はその演算処理部2
0で第5図の処理過程に基づき、局部発振回路
の局部発振周波数を可変制御する選局制御値つま
りその周波数に対応する分周比N0を算出し、こ
のN0を記憶装置22の記憶部221に収納すると
共にプログラマブルデバイダ12にも入力する。
これにより局部発振回路6は周知の態様により
PLL動作をなし、受信機の受信周波数がsに設定
される。処理過程において操作キーボード19
のメモリスイツチ31が操作されなければIM処
理を経ないで直ちに次の処理へ移行するが、メモ
リスイツチ331が操作されると処理過程に進
んでIM処理動作が始まる。即ち、レベル検出器
9を通じて希望受信周波数sに妨害を与える妨害
電波の有無を探索し、この探索結果に応じて演算
処理部20から利得制御装置18に制御信号を送
つてアンテナ入力の利得制御を行なう一連のIM
処理動作が行なわれ、このIM処理動作が完了す
ると処理過程にて、希望受信周波数sに対応す
る前記分周比N0を記憶部221から演算処理部2
0により読出し、これをプログラマブルデバイダ
12に入力して希望受信周波数sを受信する。次
の処理過程〔第5図の実施例では処理過程は
欠番となつている〕において、メモリイネーブル
インジケータ24を制御装置17によりオンし、
書込み可能状態を表示して書込み可能状態にす
る。処理過程は書込み可能状態が所定時間だけ
続いたか否かを判別する過程であり、所定時間経
過しておれば処理過程に移り、経過していなけ
れば処理過程においてプリセツトチヤンネルキ
ー27が操作されたか否かを判別する。プリセツ
トチヤンネルキー27が操作されなかつたならば
処理過程に戻り、操作された場合は、処理過程
に進んで操作されたプリセツトチヤンネルに対
応する記憶部22piに書込みを行ない、処理過程
にて書込み可能状態を解除し、メモリイネーブ
ルインジケータ24を消し、書込み動作を完了す
る。書込みが終つた後は、プリセツトチヤンネル
の指定により、周波数とIM制御信号が呼び出さ
れて第5図のフローを経過することなく同じ効果
を即座に実現する。
ところで、上記実施例では所望のプリセツトチ
ヤンネルへの書込みは、IM処理が終了してメモ
リイネーブルインジケータ24による書込み可能
状態になつたことの表示があつてから行なうこと
にしており、処理過程の表示があるまでプリセ
ツトチヤンネルの指定を待たなければならない面
倒さがまだ残る。
第6図のフローは、上記問題の一解決法を与え
る実施例である。即ち、メモリスイツチを操作し
てIM処理の指示を行なつた後、プリセツトメモ
リしたいチヤンネルのキーを操作すれば、IM処
理終了後直ちに所望のプリセツトチヤンネルに書
込みが行なわれ、プリセツトチヤンネルキー操作
がなければ上述の処理過程〜の動作を行なわ
せるようにするものである。
以下、第6図のフローについて説明する。第6
図において、第5図と同一の処理記号の処理は第
5図の場合と同じであり、説明を略す。処理過程
〜を行なつた後、処理過程に移行し、メモ
リスイツチ31が操作された後プリセツトチヤン
ネルキー27が操作されたか否かを判別する。操
作されなかつたならば処理過程に移行して上述
の第5図の実施例と同じ処理を経過するが、キー
操作が行なわれた場合は処理過程に移り、記憶
部221に収納されている希望受信周波数sに対
応する分周比N0(選局制御値)と、処理過程で
得られたIM情報(利得制御値)とを、操作され
たプリセツトチヤンネルに対応する記憶部22pi
に収納する。この収納動作が完了したのち、次の
処理に移る。
次に本発明の効果について述べる。
第2図、第4図、第5図の実施例で述べたよう
に、IM処理指示キーをメモリスイツチで兼用さ
せ、メモリスイツチを操作するとIM処理動作が
実行され、処理が終了すると直ちに所望のプリセ
ツトチヤンネルへのプリセツトが可能となる構成
であることから、IM処理はIM処理指示キーで指
令しIM処理後プリセツトするためにメモリスイ
ツチを操作するという従来装置での煩雑さがなく
なり、書込み可能状態がメモリイネーブルインジ
ケータに表示される構成であることからプリセツ
トすることをうつかり忘れることもなくなる。さ
らにIM処理指示キーをメモリスイツチで兼用さ
せることによりキースイツチ1個分の価格低減と
もなる。また第6図フローによる処理方式とする
ことにより、メモリスイツチを操作した後、書込
み可能状態となるまで待つ必要がなく直ちに所望
プリセツトチヤンネルへのプリセツトを指定する
ことができるようになり、さらに操作性が向上す
る。
【図面の簡単な説明】
第1図は相互変調妨害の説明に供する周波数ス
ペクトル図、第2図は本発明のラジオ受信機のブ
ロツク図、第3図は従来装置において使用されて
いる操作キーボードの詳細図、第4図は本発明に
おいて使用される操作キーボードの詳細図、第5
図及び第6図はそれぞれ本発明実施例における制
御装置17の処理フロー図である。 符号の説明、6……局部発振回路、9……レベ
ル検出器、11……電圧制御発振器、12……プ
ログラマブルデバイダ、13……位相比較器、1
4……低域フイルタ、15……基準信号発生器、
17……制御装置、18……利得制御装置、19
……操作キーボード、20……演算処理部、21
……プログラムメモリ、22……記憶装置、24
……メモリイネーブルインジケータ、27……プ
リセツトチヤンネルキー、29……IM処理指示
キー、31……メモリスイツチ、32……フロン
トパネル。

Claims (1)

  1. 【特許請求の範囲】 1 アンテナに誘起された放送電波を増幅する高
    周波増幅回路と、局部発振回路と、前記高周波増
    幅回路および前記局部発振回路の出力信号を混合
    して中間周波信号に変換するミキサ回路と、該ミ
    キサ回路の中間周波信号を増幅する中間周波増幅
    回路と、該中間周波増幅回路の中間周波信号を検
    波する検波回路と、希望放送電波に与える相互変
    調妨害出力を軽減するための利得制御装置と、前
    記放送電波の入力レベルを検出するレベル検出器
    と、前記局部発振回路の局部発振周波数を制御し
    前記放送電波を選局すると共に前記利得制御装置
    を制御する制御装置と、前記制御装置に結合され
    たキーボードを具えたラジオ受信機であつて、前
    記制御装置は選局および相互変調妨害放送波判別
    プログラムを収納したプログラム部と、該プログ
    ラム部のプログラムに従つて前記局部発振回路の
    局部発振周波数を可変制御する選局制御値を算出
    してその局部発振周波数を可変し、希望放送電波
    の希望受信周波数に相互変調妨害を与え得る周波
    数を持つた2つの放送電波の有無を前記レベル検
    出器を介して探索し、この探索結果相互変調妨害
    放送波が有るとき相互変調妨害出力が減じるよう
    に前記利得制御装置を制御する一連の処理動作を
    なす演算処理部と、該演算処理部に結合され、そ
    の演算結果を記憶する記憶装置とからなり、前記
    キーボードは前記演算処理部の演算結果の前記記
    憶装置への書込み、読出しを前記演算処理部に指
    示するプリセツトチヤンネルキーと、前記演算処
    理部に前記一連の処理を指示すると共に前記一連
    の処理動作終了後前記利得制御装置の利得制御値
    と前記希望受信周波数に対応する選局制御値を前
    記プリセツトチヤンネルキーに対応して前記記憶
    装置への書込みを可能とする指示を与える指示キ
    ーとからなることを特徴とするラジオ受信機。 2 特許請求の範囲第1項記載のラジオ受信機に
    おいて、前記指示キーは、該キーの操作後ひき続
    いてプリセツトメモリしたい所望チヤンネルのプ
    リセツトチヤンネルキーを操作したとき、前記一
    連の処理動作終了後自動的に前記利得制御装置の
    利得制御値および前記希望受信周波数に対応する
    選局制御値を前記所望のプリセツトチヤンネルに
    プリセツトさせるスイツチであることを特徴とす
    るラジオ受信機。
JP15376880A 1980-11-04 1980-11-04 Automatic gain control device Granted JPS5778229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15376880A JPS5778229A (en) 1980-11-04 1980-11-04 Automatic gain control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15376880A JPS5778229A (en) 1980-11-04 1980-11-04 Automatic gain control device

Publications (2)

Publication Number Publication Date
JPS5778229A JPS5778229A (en) 1982-05-15
JPS6312405B2 true JPS6312405B2 (ja) 1988-03-18

Family

ID=15569703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15376880A Granted JPS5778229A (en) 1980-11-04 1980-11-04 Automatic gain control device

Country Status (1)

Country Link
JP (1) JPS5778229A (ja)

Also Published As

Publication number Publication date
JPS5778229A (en) 1982-05-15

Similar Documents

Publication Publication Date Title
JPS625381B2 (ja)
US5379454A (en) Station selection device in tuner for automatic selection according to input information
US4365349A (en) Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator
US4856082A (en) Reception sensitivity control system in a sweeping receiver
JPS6312405B2 (ja)
US5020142A (en) Automatic scanning tuner
JPH0362048B2 (ja)
EP0402273B1 (en) Synthesizer receiver
JPS6312407B2 (ja)
JPS6312406B2 (ja)
JP2703056B2 (ja) ダブルファンクションスイッチ
JPH01157680A (ja) Rf変調器の出力周波数自動選択装置
JP3072667B2 (ja) スーパーヘテロダイン受信機
JPS5927529B2 (ja) 自動選局方式
JP2790121B2 (ja) 受信機
JP2542930B2 (ja) 電圧シンセサイザ方式の受信装置
JPH0436484B2 (ja)
JPH08172586A (ja) 自動選局装置
JPS583331A (ja) Agc回路
JPH028446Y2 (ja)
EP0509175B1 (en) Preset tuner
JPH06104788A (ja) スーパーヘテロダイン方式の受信機
JPS6091776A (ja) 選局装置
JPH03160826A (ja) 電圧シンセサイザ方式の受信装置
JPS589607B2 (ja) 自動探局機能を有する選局装置