JPS63117450A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63117450A JPS63117450A JP26448386A JP26448386A JPS63117450A JP S63117450 A JPS63117450 A JP S63117450A JP 26448386 A JP26448386 A JP 26448386A JP 26448386 A JP26448386 A JP 26448386A JP S63117450 A JPS63117450 A JP S63117450A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrodes
- bump
- height
- wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000012937 correction Methods 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004907 flux Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10135—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、バンプ電極を有する半導体装置の製造方法、
特にその製造工程におけるバンプ電極の高さの矯正方法
に関するものでおる。
特にその製造工程におけるバンプ電極の高さの矯正方法
に関するものでおる。
（従来の技術）
従来、このような分野の技術としては、第２図〜第５図
に示されるような製造方法かあった。
に示されるような製造方法かあった。
この種の半導体装置の製造方法は、一般にフィルムキャ
リヤ（ＴＡ８：Ｔａｐｅ Ａｃ＋ｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｒＪ）方式と称されるもので、ワイヤボンディ
ングに代る新しい実装技術の一手法である。以下、その
製造方法を図を用いて説明する。
リヤ（ＴＡ８：Ｔａｐｅ Ａｃ＋ｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｒＪ）方式と称されるもので、ワイヤボンディ
ングに代る新しい実装技術の一手法である。以下、その
製造方法を図を用いて説明する。
第２図は従来の半導体ウェハの一構成例を示す平面図、
第３図は第２図のウェハに形成された半導体素子の拡大
平面図、第４図は第３図のＡ−Ａ線断面図、及び第５図
は半導体素子とテープキャリヤのインナリートとの従来
の接続方法を断面図で示したボンディング状態図である
。
第３図は第２図のウェハに形成された半導体素子の拡大
平面図、第４図は第３図のＡ−Ａ線断面図、及び第５図
は半導体素子とテープキャリヤのインナリートとの従来
の接続方法を断面図で示したボンディング状態図である
。
第２図において、先ずウェハ処理工程により、ウェハ１
の表面は分離帯２により格子状に区切られ、その各々に
同一パターンを有する半導体素子３が形成される。次い
で、この半導体素子３の表面には、通常はんだまたは錫
等から成る複数のバンブ電極４が形成される。これらの
バンブ電極４は、第３図及び第４図に示す如く、半導体
素子３の表面周辺部に設けられた外部接続用端子部５の
上に形成され、その形状はほぼ球体を成している。
の表面は分離帯２により格子状に区切られ、その各々に
同一パターンを有する半導体素子３が形成される。次い
で、この半導体素子３の表面には、通常はんだまたは錫
等から成る複数のバンブ電極４が形成される。これらの
バンブ電極４は、第３図及び第４図に示す如く、半導体
素子３の表面周辺部に設けられた外部接続用端子部５の
上に形成され、その形状はほぼ球体を成している。
バンプ電極４形成後、ウェハ１は分離帯２に沿って切断
され、それぞれの半導体素子３は個々の半導体チップと
なる。
され、それぞれの半導体素子３は個々の半導体チップと
なる。
一方、例えば映画用のフィルムと同様の幅及び送り孔を
有し、中央部付近に半導体素子搭載用の開口部を有する
絶縁性のフィルムテープを使用して、テープキャリヤの
製造が行なわれる。このテープキャリヤは、前記フィル
ムテープ上に銅箔を貼り、予め設定された所定のパター
ンにエツチング加工することにより、例えば厚さ３５μ
ｍ程度の銅箔リードが形成されるものである。この銅箔
リードは前記半導体素子搭載用の開口部に突出するイン
ナリード部を有しており、インナリード部の表面にはは
んだまたは錫等の例えば厚ざ０，４μｍ程度のめっきが
施されている。
有し、中央部付近に半導体素子搭載用の開口部を有する
絶縁性のフィルムテープを使用して、テープキャリヤの
製造が行なわれる。このテープキャリヤは、前記フィル
ムテープ上に銅箔を貼り、予め設定された所定のパター
ンにエツチング加工することにより、例えば厚さ３５μ
ｍ程度の銅箔リードが形成されるものである。この銅箔
リードは前記半導体素子搭載用の開口部に突出するイン
ナリード部を有しており、インナリード部の表面にはは
んだまたは錫等の例えば厚ざ０，４μｍ程度のめっきが
施されている。
上記のように形成された、半導体チップ及びテープキャ
リヤは、第５図に示すようにホンディング装置によって
接続される。先ず、ホンディング装置のポンディングス
テージ６上に半導体デツプ７を載置し、そのバンプ電極
４−１ 、４−２とテープキャリＡ２のインナリード部
８との位置合わせを行なう。次いで、ポンディング治具
９を降下させて、バンプ電極４−１ 、４−２とインナ
リード部８との接続部を加圧すると同時に、例えば図中
矢印Ｂで示される方向にパルス電流を流して加熱する。
リヤは、第５図に示すようにホンディング装置によって
接続される。先ず、ホンディング装置のポンディングス
テージ６上に半導体デツプ７を載置し、そのバンプ電極
４−１ 、４−２とテープキャリＡ２のインナリード部
８との位置合わせを行なう。次いで、ポンディング治具
９を降下させて、バンプ電極４−１ 、４−２とインナ
リード部８との接続部を加圧すると同時に、例えば図中
矢印Ｂで示される方向にパルス電流を流して加熱する。
この加熱によりバンプ電極４−１ 、４−２の表面付近
は溶融すると共に加圧されているので、前記接続部は圧
着される。このようにして、インナリード部８に接続さ
れてテープキレリヤに搭載された半導体チップ７は、そ
の後の工程において実装基板等に装着され半導体装置が
完成する。
は溶融すると共に加圧されているので、前記接続部は圧
着される。このようにして、インナリード部８に接続さ
れてテープキレリヤに搭載された半導体チップ７は、そ
の後の工程において実装基板等に装着され半導体装置が
完成する。
（発明が解決しようとする問題点）
しかしながら、上記の半導体装置の製造方法においては
、半導体チップ７上に形成されたバンプ電極４−１ 、
４−２の高さにばらつきがあるために、バンプ電極４−
１ 、４−２とインナリード部８との接続が均等になさ
れないという問題があった。即ち、ハンプ電ＩＪｊ４−
１ 、４−２とインナリード部８との接続部の加熱圧着
時において、ポンディング治具９は前記接続部に一定の
荷重を加え、この荷重とバンプ電極４−１ 、４−２の
抗力とが釣合う高さで溶融圧着を行なう。それ故、第５
図のバンプ電４ｊＩ４−１ 。
、半導体チップ７上に形成されたバンプ電極４−１ 、
４−２の高さにばらつきがあるために、バンプ電極４−
１ 、４−２とインナリード部８との接続が均等になさ
れないという問題があった。即ち、ハンプ電ＩＪｊ４−
１ 、４−２とインナリード部８との接続部の加熱圧着
時において、ポンディング治具９は前記接続部に一定の
荷重を加え、この荷重とバンプ電極４−１ 、４−２の
抗力とが釣合う高さで溶融圧着を行なう。それ故、第５
図のバンプ電４ｊＩ４−１ 。
４−２に示すように、その高さにばらつきかある場合に
は、低い方のハンプ電極４−２には十分な荷重が加わら
す、加熱も弱いために、確実な溶融圧着による接続がな
されないという問題が、たびたび発生していた。
は、低い方のハンプ電極４−２には十分な荷重が加わら
す、加熱も弱いために、確実な溶融圧着による接続がな
されないという問題が、たびたび発生していた。
前記高さの低いバンブ電極４−２に対しても十分な溶融
圧着を行なうために、ホンディング治具９による荷重を
増大させたり、加熱温度を高めたり、または加熱時間を
長くする等の対策も考えられる。
圧着を行なうために、ホンディング治具９による荷重を
増大させたり、加熱温度を高めたり、または加熱時間を
長くする等の対策も考えられる。
しかし、ホンディング治具９によるｈａ圧は急激に行な
われるので、その荷重を増大させた場合には、高いハン
プ電極４−１に集中した荷重はこれを経て半導体チップ
７に伝わり、半導体素子の特性を劣化させるおそれが生
じる。また、ＤＩ熱温度を高めたり、或は加熱時間を長
くした場合には、その熱によりインナリード部８に薄く
施されためつきが剥がれてしまう等のおそれがあった。
われるので、その荷重を増大させた場合には、高いハン
プ電極４−１に集中した荷重はこれを経て半導体チップ
７に伝わり、半導体素子の特性を劣化させるおそれが生
じる。また、ＤＩ熱温度を高めたり、或は加熱時間を長
くした場合には、その熱によりインナリード部８に薄く
施されためつきが剥がれてしまう等のおそれがあった。
本発明は、前記従来技術がもっていた問題点として、ハ
ンプ電極４−１ 、４−２の高さにばらつきがあるため
に、バンプ電極４−１ 、４−２とインナリード部８と
の信頼性の高い接続を得難い点について解決した半導体
装置の製造方法を提供するものである。
ンプ電極４−１ 、４−２の高さにばらつきがあるため
に、バンプ電極４−１ 、４−２とインナリード部８と
の信頼性の高い接続を得難い点について解決した半導体
装置の製造方法を提供するものである。
（問題点を解決するための手段）
本発明は、前記問題点を解決するために、半導体ウェハ
に形成された複数の半導体素子上に複数のバンブ電極を
形成し、それら各半導体素子を切断分離後、所定の処理
を施して複数の半導体装置を製造する半導体装置の製造
方法において、前記半導体ウェハ上の複数のバンブ電極
と接触する平坦面を有する押え部材と、前記半導体ウェ
ハが載置されその半導体ウェハから所定の高さに前記押
え部材を支持する支持部材とを備えたバンプ矯正治具を
用い、前記支持部材に前記半導体ウェハを載置し、その
半導体ウェハのバンプ電極上に前記押え部材の平坦面を
加圧状態下で当接された後、前記バンブ電極を加熱溶融
する工程を施すようにしたものである。
に形成された複数の半導体素子上に複数のバンブ電極を
形成し、それら各半導体素子を切断分離後、所定の処理
を施して複数の半導体装置を製造する半導体装置の製造
方法において、前記半導体ウェハ上の複数のバンブ電極
と接触する平坦面を有する押え部材と、前記半導体ウェ
ハが載置されその半導体ウェハから所定の高さに前記押
え部材を支持する支持部材とを備えたバンプ矯正治具を
用い、前記支持部材に前記半導体ウェハを載置し、その
半導体ウェハのバンプ電極上に前記押え部材の平坦面を
加圧状態下で当接された後、前記バンブ電極を加熱溶融
する工程を施すようにしたものである。
（作 用）
本発明によれば、以上のような半導体装置の製造方法と
したので、半導体ウェハ上に形成されたバンブ電極をバ
ンプ矯正治具を用いて加圧、加熱する工程は、バンプ矯
正治具の押え部材が所定高さ以上のバンブ電極を一定荷
重で緩やかに加圧すると共に、加熱による溶融によりそ
の高さを低く矯正し、総てのバンブ電極をほぼ支持部材
の高さと同一の所定の高さにそろえる動きをする。また
、押え部材を所定の高さに支持する支持部材は、必要以
上の荷重がバンブ電極に作用して半導体素子の特性に及
ぼす悪影響を防止する動きをする。したがって、前記問
題点を除去できるのである。
したので、半導体ウェハ上に形成されたバンブ電極をバ
ンプ矯正治具を用いて加圧、加熱する工程は、バンプ矯
正治具の押え部材が所定高さ以上のバンブ電極を一定荷
重で緩やかに加圧すると共に、加熱による溶融によりそ
の高さを低く矯正し、総てのバンブ電極をほぼ支持部材
の高さと同一の所定の高さにそろえる動きをする。また
、押え部材を所定の高さに支持する支持部材は、必要以
上の荷重がバンブ電極に作用して半導体素子の特性に及
ぼす悪影響を防止する動きをする。したがって、前記問
題点を除去できるのである。
（実施例）
第１図（Ａ）〜（Ｃ）は、本発明の実施例を示す半導体
装置の製造工程図である。以下、各図の！！４造工程を
説明する。
装置の製造工程図である。以下、各図の！！４造工程を
説明する。
（１）第１図（＾）の第１工程
先ず、従来の製造方法により、複数の半導体素子が形成
された半導体ウェハ１２を製造し、その半導体素子表面
にはんだまたは錫等から成る、例えば高さが１００μｍ
程度の球状を有する複数のバンブ電極１１を形成する。
された半導体ウェハ１２を製造し、その半導体素子表面
にはんだまたは錫等から成る、例えば高さが１００μｍ
程度の球状を有する複数のバンブ電極１１を形成する。
この複数のバンブ電極１１の一部を、図においてはバン
プ電極１１−１〜１１−６で示す。前記ウェハ１２の表
面にバンブ電極１１の酸化を防止するために、例えばホ
ワイトロジン系フラックスまたは水溶性有機フラックス
等を塗布してフラックス塗膜を形成する。このフラック
ス塗膜の形成は、スピンナーを使用して回転するウェハ
１２上にフラックスを滴下し、その円心力による拡がり
を利用した塗布方法によることもできる。
プ電極１１−１〜１１−６で示す。前記ウェハ１２の表
面にバンブ電極１１の酸化を防止するために、例えばホ
ワイトロジン系フラックスまたは水溶性有機フラックス
等を塗布してフラックス塗膜を形成する。このフラック
ス塗膜の形成は、スピンナーを使用して回転するウェハ
１２上にフラックスを滴下し、その円心力による拡がり
を利用した塗布方法によることもできる。
（２）第１図（Ｂ）の第２工捏
前記フラックス塗膜が形成されたウェハ１２をバンプ矯
正治具１３に載置する。このバンプ矯正治具１３は本発
明に係わるもので、底部平面を形成する保持板１３−１
と、この保持板１３−１表面上の周囲に固定された枠部
材１３−２とによって構成される支持部材と、枠部材１
３−２上に載せられる押え板１３−３から成る押え部材
とを有している。前記保持板１３−１はその上に置かれ
るウェハ１２を水平に保持し、枠部材１３−２は設計段
階で予め設定されたバンブ電極１１の頂部高さと同一の
高さを有し、押え板１３−３は保持板１３−１上に置か
れたウェハ１２のバンブ電極１１をその上方から押し付
けるための平面と所定の重量を有するものである。前記
押え板１３−３は、バンブ電極１１に塗布されたフラッ
クスに侵されないように、例えば化学的に安定な耐熱性
を有するセラミックやステンレス等の材質から成り、保
持板１３−１と枠部材１３−２は、押え板１３−３と同
一の材質か若しくは加工が容易な耐熱性を有する他の金
属等から成るものである。
正治具１３に載置する。このバンプ矯正治具１３は本発
明に係わるもので、底部平面を形成する保持板１３−１
と、この保持板１３−１表面上の周囲に固定された枠部
材１３−２とによって構成される支持部材と、枠部材１
３−２上に載せられる押え板１３−３から成る押え部材
とを有している。前記保持板１３−１はその上に置かれ
るウェハ１２を水平に保持し、枠部材１３−２は設計段
階で予め設定されたバンブ電極１１の頂部高さと同一の
高さを有し、押え板１３−３は保持板１３−１上に置か
れたウェハ１２のバンブ電極１１をその上方から押し付
けるための平面と所定の重量を有するものである。前記
押え板１３−３は、バンブ電極１１に塗布されたフラッ
クスに侵されないように、例えば化学的に安定な耐熱性
を有するセラミックやステンレス等の材質から成り、保
持板１３−１と枠部材１３−２は、押え板１３−３と同
一の材質か若しくは加工が容易な耐熱性を有する他の金
属等から成るものである。
上記のように構成されるバンプ矯正治具１３の保持板１
３−１上に載置されたウェハ１２のハンプ電１へ１１上
に、所定の重量を有する押え仮１３−３を搭載する。
３−１上に載置されたウェハ１２のハンプ電１へ１１上
に、所定の重量を有する押え仮１３−３を搭載する。
バンブ電極１１がすべて−様な高さであれば、押え板１
３−３はすべてのバンブ電極１１に接するが、実際には
バンブ電極１１の高さにばらつきがおるために、高さの
低いバンブ電極１１には接触しない。例えば図において
は、押え板１３−３はバンプ電１１１１−１゜１１−４
．１１−５に支持されており、バンプ電極１１−２゜１
１−３．１１−６には接触しておらず、また枠部材１３
−２にも接していない。
３−３はすべてのバンブ電極１１に接するが、実際には
バンブ電極１１の高さにばらつきがおるために、高さの
低いバンブ電極１１には接触しない。例えば図において
は、押え板１３−３はバンプ電１１１１−１゜１１−４
．１１−５に支持されており、バンプ電極１１−２゜１
１−３．１１−６には接触しておらず、また枠部材１３
−２にも接していない。
（３）第１図（Ｃ）の第３工程
前記ウェハ１２を収容したバンプ矯正治具１３を恒温槽
や加熱炉等に入れ、例えば温度２６０〜３５０℃程度に
加熱する。このとぎ、バンプ電極１ｉ−１゜１１−４．
１１−５は押え仮１３−３の自重により加圧されている
ので、加熱によるその表面の溶融に伴い次第に下方に圧
縮され、遂には押え板１３−３が枠部材１３−２に接す
るに到る。この状態においては、総てのバンブ電４１１
！１１−１〜１１−６は押え板１３−３に接し、設定さ
れた枠部材１３−２の高さと同一高さとなる。上記過程
においては、加熱炉内等で緩やかな加圧、加熱が行なわ
れ、最終的に押え板１３−３は枠部材１３−２に支えら
れるので、必要以上の荷重がバンプ電極１１−１〜１１
−６に作用して半導体素子に悪影響を及ぼすことはない
。
や加熱炉等に入れ、例えば温度２６０〜３５０℃程度に
加熱する。このとぎ、バンプ電極１ｉ−１゜１１−４．
１１−５は押え仮１３−３の自重により加圧されている
ので、加熱によるその表面の溶融に伴い次第に下方に圧
縮され、遂には押え板１３−３が枠部材１３−２に接す
るに到る。この状態においては、総てのバンブ電４１１
！１１−１〜１１−６は押え板１３−３に接し、設定さ
れた枠部材１３−２の高さと同一高さとなる。上記過程
においては、加熱炉内等で緩やかな加圧、加熱が行なわ
れ、最終的に押え板１３−３は枠部材１３−２に支えら
れるので、必要以上の荷重がバンプ電極１１−１〜１１
−６に作用して半導体素子に悪影響を及ぼすことはない
。
前記状態に達した後に、加熱を停止して冷却するが、常
温に冷却されるまでは、押え板１３−３は搭載したまま
とする。ウェハ１２が常温に達した後に、ウェハ１２を
例えば湯洗や有機溶剤により洗浄し、表面のフラックス
を除去する。
温に冷却されるまでは、押え板１３−３は搭載したまま
とする。ウェハ１２が常温に達した後に、ウェハ１２を
例えば湯洗や有機溶剤により洗浄し、表面のフラックス
を除去する。
このようにして、バンブ電極１１の高ざが一様高さに矯
正されたウェハ１２は、半導体素子単位に切断され、個
々の半導体チップとされる。その後は従来と同様に、例
えばボンディング装置等により半導体デツプのバンブ電
極１１は、テープキャリヤのインナリード部等と接続さ
れ、さらに実装基板等に装着されて半導体装置が完成す
る。
正されたウェハ１２は、半導体素子単位に切断され、個
々の半導体チップとされる。その後は従来と同様に、例
えばボンディング装置等により半導体デツプのバンブ電
極１１は、テープキャリヤのインナリード部等と接続さ
れ、さらに実装基板等に装着されて半導体装置が完成す
る。
第６図は、ボンディング装置による前記半導体チップと
テープキャリヤとの接続状態を断面図で示したボンディ
ング状態図である。
テープキャリヤとの接続状態を断面図で示したボンディ
ング状態図である。
ボンディング装置のボンディシダステージ２１上に搭載
された半導体チップ２２は、−様な高さに矯正されたバ
ンプ電＠２３を有している。それ故、バンブ電極２３と
テープキャリヤのインナリード部２４との接続部は、ホ
ンディング治具２５によって均等に加熱圧着されるので
、その接続強度が一定水準以上に保持され、信頼性に優
れたものを得ることができる。
された半導体チップ２２は、−様な高さに矯正されたバ
ンプ電＠２３を有している。それ故、バンブ電極２３と
テープキャリヤのインナリード部２４との接続部は、ホ
ンディング治具２５によって均等に加熱圧着されるので
、その接続強度が一定水準以上に保持され、信頼性に優
れたものを得ることができる。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能であり、例えば次のような変形例が挙げられる。
が可能であり、例えば次のような変形例が挙げられる。
■ 本実施例においては、半導体チップ２２のバンブ電
極２３は、ＴＡＢ方式によるテープキャリヤのインナリ
ード部２４と接続されるものとしたが、これに限定され
ない。例えばＣＣＢ （Ｃｏｎ ｔ ｒｏ Ｉ Ｉ ｅ
ｄＣｏｌ １ａｐｓｅ Ｂｏｎｄｉｎｒ＋）方式等のよ
うに、バンブ電極２３を直接実装基板に接続する場合に
対しても適用することができる。したがって、バンブ電
極１１゜２３の材質もはんだ、錫等に限定されない。
極２３は、ＴＡＢ方式によるテープキャリヤのインナリ
ード部２４と接続されるものとしたが、これに限定され
ない。例えばＣＣＢ （Ｃｏｎ ｔ ｒｏ Ｉ Ｉ ｅ
ｄＣｏｌ １ａｐｓｅ Ｂｏｎｄｉｎｒ＋）方式等のよ
うに、バンブ電極２３を直接実装基板に接続する場合に
対しても適用することができる。したがって、バンブ電
極１１゜２３の材質もはんだ、錫等に限定されない。
■ バンプ矯正治具１３は組立構造より成るものとした
が、これに限定されず一体構造とすることも可能である
。また、枠部材１３−２は押え板１３−３に設けてもよ
い。さらに、保持板１３−１を特に使用せず、これに代
えて水平面を有する他のものを使用することもできる。
が、これに限定されず一体構造とすることも可能である
。また、枠部材１３−２は押え板１３−３に設けてもよ
い。さらに、保持板１３−１を特に使用せず、これに代
えて水平面を有する他のものを使用することもできる。
■ バンプ矯正治具１３の押え板１３−３は、自重によ
りバンブ電極１１を加圧するものとしたが、自重のみな
らずこれに他の重相物を加えて荷重の調整を行なっても
よい。
りバンブ電極１１を加圧するものとしたが、自重のみな
らずこれに他の重相物を加えて荷重の調整を行なっても
よい。
■ バンブ電極１１の酸化防止用にフラックスを使用す
ることとしたが、これに限定されず、例えば空気に触れ
ない非酸化雰囲気中でバンブ電極１１の矯正を行なうこ
ともできる。
ることとしたが、これに限定されず、例えば空気に触れ
ない非酸化雰囲気中でバンブ電極１１の矯正を行なうこ
ともできる。
■ バンブ電極１１をバンプ矯正治具１３に収容し、バ
ンプ矯正治具１３仝体を加熱するものとしたが、これに
代えて押え板１３−３のみを加熱し、その熱をバンブ電
極１１に伝える方法としてもよい。
ンプ矯正治具１３仝体を加熱するものとしたが、これに
代えて押え板１３−３のみを加熱し、その熱をバンブ電
極１１に伝える方法としてもよい。
（発明の効果）
以上詳細に説明したように、本発明によれば半導体素子
のバンブ電極の高さを矯正する半導体装置の製造方法と
したので、バンブ電極による確実な接続がなされ、−様
に所定の接続強度を有することにより、信頼性の高いバ
ンプ接続が得られるという効果がある。また、バンブ電
極の高さを矯正する過程において、過大な圧力がバンブ
電極に作用することはないので、半導体素子の特性を損
なうこともない。
のバンブ電極の高さを矯正する半導体装置の製造方法と
したので、バンブ電極による確実な接続がなされ、−様
に所定の接続強度を有することにより、信頼性の高いバ
ンプ接続が得られるという効果がある。また、バンブ電
極の高さを矯正する過程において、過大な圧力がバンブ
電極に作用することはないので、半導体素子の特性を損
なうこともない。
第１図（八）〜（Ｃ）は本発明の実施例を示す半導体装
置の製造工程図、第２図は従来の半導体ウェハの平面図
、第３図は第２図の半導体ウェハに形成された半導体素
子の拡大平面図、第４図は第３図のＡ−Ａ線断面図、第
５図は従来のハンプ接続を示すボンディング状態図、第
６図は本発明の実施例の製造方法によるバンプ接続を示
すホンディング状態図である。 ｉｔ、 １１−１〜１１−６．２３・・・・・・バンブ
電極、１２・・・・・・半導体ウェハ、１３・・・・・
・バンプ矯正治具、１３−１・・・・・・保持板、１３
−２・・・・・・枠部側、１３−３・・・・・・押え仮
、２１・・・・・・ボンデインダステージ、２２・・・
・・・半導体チップ、２４・・・・・・インナリード部
、２５・・・・・・ポンディング治具。 出願人代理人 柿 本 恭 成（Ａ） 第１図 従来の半導体ウェハＶ面図 第２図 第３図のＡ−Ａ線断面図 第４図 従来のポンチλフぬ犬應図 第５図 第６図
置の製造工程図、第２図は従来の半導体ウェハの平面図
、第３図は第２図の半導体ウェハに形成された半導体素
子の拡大平面図、第４図は第３図のＡ−Ａ線断面図、第
５図は従来のハンプ接続を示すボンディング状態図、第
６図は本発明の実施例の製造方法によるバンプ接続を示
すホンディング状態図である。 ｉｔ、 １１−１〜１１−６．２３・・・・・・バンブ
電極、１２・・・・・・半導体ウェハ、１３・・・・・
・バンプ矯正治具、１３−１・・・・・・保持板、１３
−２・・・・・・枠部側、１３−３・・・・・・押え仮
、２１・・・・・・ボンデインダステージ、２２・・・
・・・半導体チップ、２４・・・・・・インナリード部
、２５・・・・・・ポンディング治具。 出願人代理人 柿 本 恭 成（Ａ） 第１図 従来の半導体ウェハＶ面図 第２図 第３図のＡ−Ａ線断面図 第４図 従来のポンチλフぬ犬應図 第５図 第６図
Claims (1)
- 半導体ウェハに形成された複数の半導体素子上に複数の
バンプ電極を形成し、それら各半導体素子を切断分離後
、所定の処理を施して複数の半導体装置を製造する半導
体装置の製造方法において、前記半導体ウェハ上の複数
のバンプ電極と接触する平坦面を有する押え部材と、前
記半導体ウェハが載置されその半導体ウェハから所定の
高さに前記押え部材を支持する支持部材とを備えたバン
プ矯正治具を用い、前記支持部材に前記半導体ウェハを
載置し、その半導体ウェハのバンプ電極上に前記押え部
材の平坦面を加圧状態下で当接させた後、前記バンプ電
極を加熱溶融することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26448386A JPS63117450A (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26448386A JPS63117450A (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63117450A true JPS63117450A (ja) | 1988-05-21 |
Family
ID=17403863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26448386A Pending JPS63117450A (ja) | 1986-11-06 | 1986-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63117450A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409157A (en) * | 1993-02-26 | 1995-04-25 | Nagesh; Voddarahalli K. | Composite transversely plastic interconnect for microchip carrier |
| EP0732736A2 (en) * | 1991-09-02 | 1996-09-18 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| US6156635A (en) * | 1998-02-17 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method of correcting solder bumps |
| US7045388B2 (en) * | 1996-08-27 | 2006-05-16 | Nippon Steel Corporation | Semiconductor device provided with low melting point metal bumps |
-
1986
- 1986-11-06 JP JP26448386A patent/JPS63117450A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732736A2 (en) * | 1991-09-02 | 1996-09-18 | Fujitsu Limited | Semiconductor package for flip-chip mounting process |
| EP0732736A3 (de) * | 1991-09-02 | 1996-10-30 | Fujitsu Limited | Halbleiterpackung für Flipchipmontage |
| US5409157A (en) * | 1993-02-26 | 1995-04-25 | Nagesh; Voddarahalli K. | Composite transversely plastic interconnect for microchip carrier |
| US5700715A (en) * | 1994-06-14 | 1997-12-23 | Lsi Logic Corporation | Process for mounting a semiconductor device to a circuit substrate |
| JPH08321568A (ja) * | 1995-04-29 | 1996-12-03 | Anam Ind Co Inc | ソルダボールを入出力端子として使用する半導体パッケージの平坦化方法 |
| US7045388B2 (en) * | 1996-08-27 | 2006-05-16 | Nippon Steel Corporation | Semiconductor device provided with low melting point metal bumps |
| US6156635A (en) * | 1998-02-17 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method of correcting solder bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097796B1 (en) | Process and apparatus for unsoldering solder bonded semiconductor devices | |
| JPS63117450A (ja) | 半導体装置の製造方法 | |
| JP3558459B2 (ja) | インナーリード接続方法 | |
| JPH01244630A (ja) | 半導体ペレットのボンディング方法 | |
| JP2007311577A (ja) | 半導体装置 | |
| JP2583142B2 (ja) | 熱電モジュールの製造方法 | |
| JPH04155935A (ja) | 半導体装置の製造方法及びその装置 | |
| JPS62283644A (ja) | 半導体装置の製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH0437137A (ja) | 半導体チップ又は半導体装置及びその製造方法 | |
| JPH0158866B2 (ja) | ||
| JPS5821429B2 (ja) | ハンドウタイシユウセキカイロノ セイゾウホウホウ | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2004349602A (ja) | バンプのフラッタニング用治具およびフラッタニング方法、並びに多層基板の製造方法 | |
| JPH07226412A (ja) | 半導体装置の製造方法 | |
| JP2000323515A (ja) | Ｉｃチップと回路基板との接続方法 | |
| JP3338352B2 (ja) | ダイボンダーおよびワイヤーボンダーならびにそれらを用いる半導体装置の製造方法 | |
| JPH088352A (ja) | 半導体装置および半導体実装基板の製造方法 | |
| JP2753112B2 (ja) | 半導体装置の製造方法 | |
| JPH02202026A (ja) | バンプ電極を備える半導体装置の製造方法 | |
| JPH0370148A (ja) | 半導体装置のフィンガリード折曲方法 | |
| JPS59115522A (ja) | 半導体装置の電極形成方法 | |
| JP2002134646A (ja) | 配線基板の製造方法 | |
| JPS5824940B2 (ja) | ハンドウタイソシノジツソウホウホウ | |
| JP2000269399A (ja) | リードフレームとこのリードフレームを用いた半導体装置 |