JPS63113743A

JPS63113743A - 計算機ハ−ドウエアデバツギング方式

Info

Publication number: JPS63113743A
Application number: JP61258503A
Authority: JP
Inventors: Hiroshi Akiba; 博秋葉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-10-31
Filing date: 1986-10-31
Publication date: 1988-05-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、情報トレース方式により計算■のハードウ
ェアの動きをデバッグする計譚磯ハードウエアデバツギ
ング方式に関する。

（従来の技術）計口磯のハードウエアデバッギング方式としては、一般
にハードウェア検出方式と情報トレース方式の２つが知
られている。前者の方式では、エラー発生の検出、特定
命令実行の検出、分岐命令実行時の検出およびデータア
クセス時の検出などが知られている。これに対して後者
の方式では、命令のアドレストレース、ファームウェア
のアドレストレース、命令実行トレースなどが知られて
いる。

さて、従来の情報トレース方式では、計算機のマシンサ
イクル毎にデータをトレースしていた。

このため、トレース結果を用いて計ｉｎのハードウェア
の動作を調べるのに、多大な時間がかかり問題であった
。

（発明が解決しようとする問題点）上記したように情報トレース方式による従来の計算曙ハ
ードウエアデバッギング方式では、計算機のマシンサイ
クル毎にデータをトレースしていたために、トレース結
果により計算機のハードウェアの動きを調べるのが困難
となる欠点があった。

この発明は上記事情に鑑みてなされたものでその目的は
、計算機のハードウェアの動きが容易にデバッグできる
計算別ハードウエアデバツギング方式を提供することに
ある。

〔発明の構成コ（問題点を解決するための手段と作用）この発明は、命
令レジスタに保持されている命令の命令コードが、予め
設定されている所望の命令コードの１つである場合に、
上記命令に基づいて生成されるメモリアドレスと上記命
令の命令コードを含むトレース情報を、カウンタの指定
するトレースメモリのアドレスに命令実行中を示す信号
に応じて書込むようにしたものである。このカウンタは
、トレースメモリへのトレース情報書込みの都度カウン
ト動作を行なって次の毎込みアドレスを指定する。

上記の構成によれば、所望の命令が実行される場合だけ
同命令の命令コードとメモリアドレスとを含む情報トレ
ースが行なわれる。

（実施例）第１図はこの発明を適用する計算深（の中心を成すＣＰ
ＩＪ）の一実施例を示すブロック構成図である。同図に
おいて、１１は命令コードおよびオペランドアドレスを
含む実行対象命令を保持する命令レジスタである。命令
レジスタ１１は、命令コードが設定される命令コードフ
ィールド１１ａと、オペランドアドレスが設定されるオ
ペランドアドレスフィールド１１ｂとを有している。１
２は命令レジスタ１１に保持されている命令に基づいて
メモリアドレスを生成するアドレス生成回路、１３は命
令レジスタ１１に保持されている命令コードによりアド
レス指定される１ワードが１ビツト構成のＲＡ　Ｍであ
る。このＲＡＭ１３は命令コード検出手段として用いら
れるもので、ファームウェアにより占込み（１ビット書
込み）が可能となっている。

この実施例では、検出したい命令コード（情報トレース
の対象とすべき所望の命令コード）に対応するＲＡＭ１
３のアドレスには、論理ｔｉ　１　＋＋デデーがファー
ムウェアにより予め書込まれる。

１４はアドレス生成回路１２で生成されるメモリアドレ
スを用いたメモリアクセスの藍求信号であるリード／ラ
イドリクエスト信号と命令レジスタ１１の命令コードフ
ィールド１１ａからの命令コードとアドレス生成回路１
２からのメモリアドレスとの連結情報を（トレース情報
として）格納するトレースメモリ、１５はＲＡＭ１３か
らの読出し出力ピッ１へ（１ビツト）と命令レジスタ１
１に保持されている命令の実行中を示す命令実行中信号
との論理積をとりトレースメモリ１４の書込みイネーブ
ル信号を出力するＡＮＤゲート、１６はトレースメモリ
１４のアドレスを指定するカウンタである。カウンタ１
６は、ＡＮＤゲート１５の出力信号によりカウントイネ
ーブル状態となり計算機のマシンクロック信号ＣＬＫに
応じてカラン１〜動作（ここではカウントアツプ動作）
を行なうようになっている。またカウンタ１６は、ファ
ームウェアによってもカウントイネーブル状態に設定す
ることが可能となっている。

１７はＣＰＵの内部バス、１８はトレースメモリ１４か
ら読出されるトレース情報を出力イネーブル信号に応じ
て内部バス１７上に送出する出力ドライバである。上記
の出力イネーブル信号は、ファームウェアによりアクテ
ィブ状態に設定可能である。

次に、第１図の構成の動作を説明する。今、実行対象と
なる命令が命令レジスタ１１に保持されたものとする。

この命令レジスタ１１に保持された命令の命令コードお
よびオペランドアドレスはアドレス生成回路１２に導か
れる。アドレス生成回路１２は、命令レジスタ１１（の
オペランドアドレスフィールド１１ｂ）からのオペラン
ドアドレスを用い、命令レジスタ１１（の命令コードフ
ィールド１１ａ〉からの命令コードに応じてアドレス計
算を行ない、命令実行に必要なメモリアドレスを生成す
る。このメモリアドレスは、命令レジスタ１１（の命令
コードフィールド１１ａ）からの命令コードと共にトレ
ースメモリ１４に導かれる。またトレースメモリ１４に
は、命令レジスタ１１（の命令コードフィールド１１ａ
）からの命令コードに基づいてファームウェアにより生
成されるリード／ライドリクエスト信号も導かれる。

命令レジスタ１１（の命令コードフィールド１１ａ）か
らの命令コードはＲＡ　Ｍ　１３にも導かれ、ＲＡＭ１
３のアドレス（読出しアドレス）を指定する。しかして
ＲＡＭ１３からは、命令レジスタ１１からの命令コード
の指定するアドレスのデータ（１ビツトデータ）が読出
される。このＲＡＭ１３からの１ビット読出しデータは
、論理°゛１′′であれば命令レジスタ１１からの命令
コードが情報トレースの対象とすべき所望の命令コード
であることを示し、論理“Ｏ″であれば情報トレースの
対象外命令コードであることを示す。即ちＲＡＭ１３は
、命令レジスタ１１からの命令コードが予め設定された
命令コードの１つであるか否かを検出する検出機能（言
替えれば、予め登録しておいて命令をＣＰＵが実行した
か否かを検出する）検出機能を有する。

ＲＡＭ１３からの１ビット読出しデータは、命令実行中
信号と共にＡＮＤゲート１５に導かれる。この命令実行
中信号は、トレースメモリ１４にリード／ライドリクエ
スト信号およびアドレス生成回路１２からのメモリアド
レスが導かれるタイミングで論理“１″（アクティブ）
となる。ＡＮＤゲート１５は、ＲＡ　Ｍ　１３からの１
ビット読出しデータおよび命令実行中信号が共に論理１
パの場合だけ論理“１″の信号を出力する。トレースメ
モリ１４は、ＡＮＤゲート１５の出力信号が論理゛１′
°の場合に自込みイネーブル状態となる。この結果、カ
ウンタ１６の指定するトレースメモリ１４のアドレスに
は、リード／ライドリクエスト信号、命令レジスタ１１
からの命令コードおよびアドレス生成回路１２からのメ
モリアドレスの連結情報がトレース情報として書込まれ
る。一方、カウンタ１６は、ＡＮＤゲート１５の出力信
号が論理（Ｌ　１　ＩＩの場合、マシンクロック信号Ｃ
ＬＫに応じてカウントアツプし、トレースメモリ１４に
対する次の書込みアドレスを指定する。このカウンタ１
６は、トレースメモリ１４の最終アドレスを指定してい
る状態でカウントアツプづると、今度はトレースメモリ
１４の先頭アドレスを指定する。即ちカウンタ１６は、
トレースメモリ１４のアドレスをサイクリックに指定す
る。

以上の動作がプログラムの実行に伴って行なわれること
により、トレースメモリ１４には、ＲＡＭ１３に予め設
定しておいた命令コードを持つ命令に−関する情報（ト
レース情報）だけが選択的に書込まれる。

さて、トレースメモリ１４に書込まれたトレース情報の
読出しは、ファームウェアなどの指定によりカウンタ１
６を例えば順次インクリメントすることにより行なわれ
る。トレースメモリ１４から順次読出されるトレース情
報は出力ドライバ１８に導かれる。この出力ドライバ１
８は、トレースメモリ１４からのトレース情報読出し期
間中はファームウェア制御により出力イネーブル状態に
設定されており、トレースメモリ１４から読出されたト
レース情報を内部バス１７に送出する。この内部バス１
７に送出されたトレース情報は、例えば主メモリ（図示
せず）に転送される。

なお、前記実施例では、トレース情報として命令コード
、メモリアドレスおよびリード／ライドリクエスト信号
を採用した場合について説明したが、これに限るもので
はなく、少なくとも命令コードおよびメモリアドレスを
含んでいればよい。

［発明の効果］以上詳述したようにこの発明によれば、次に列挙する作
用効果を奏することができる。

■　予め設定しておいた命令コードを持つ命令が実行さ
れた場合だけ情報ｌ・レースが行なわれるので、トレー
ス結果により計算はのハードウェアの動きを調べるのが
極めて容易となる。

■　所望の命令の実行に際してＣＰＵで生成されるアド
レスがトレースされるので、ハードウェアとソフトウェ
アの両デバッグが可能となる。

■　上記アドレスと共に対応する命令の命令コードもト
レースされるため、そのトレース情報から命令とアドレ
スの動きが明確となり、更にソフトウェアでの処理も可
能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック構成図であ
る。１１・・・命令レジスタ、１２・・・アドレス生成回路
、１３・・・ＲＡＭ　（命令コード検出手段）、１４・
・・トレースメモリ、１５・・・ＡＮＤゲート、１６・
・・カウンタ、１７・・・内部バス、１８・・・出力ド
ライバ。出願人代理人　弁理士　鈴江武彦第１図

Claims

【特許請求の範囲】

命令コードを含む実行対象命令を保持する命令レジスタ
と、この命令レジスタに保持されている命令に基づいて
メモリアドレスを生成するアドレス生成手段と、上記命
令レジスタに保持されている命令の命令コードおよび上
記アドレス生成手段により生成されたメモリアドレスを
含むトレース情報を格納するトレースメモリと、少なく
とも１つの所望の命令コードが予め設定され、その設定
内容中に上記命令レジスタに保持されている命令の命令
コードに一致する命令コードが存在することを検出する
命令コード検出手段と、この命令コード検出手段の一致
検出結果および命令実行中を示す信号に応じて上記トレ
ースメモリの書込み許可信号を生成するゲート回路と、
上記トレースメモリのアドレスを指定するカウンタであ
つて上記トレースメモリへのトレース情報書込み毎にカ
ウント動作するカウンタとを具備し、所望の命令が実行
される場合だけ同命令の命令コードとメモリアドレスと
を含む情報トレースを行なうようにしたことを特徴とす
る計算機ハードウェアデバッギング方式。