JPH04229340A - 共用メモリマルチプロセッサコンピュータのデバッグシステム - Google Patents

共用メモリマルチプロセッサコンピュータのデバッグシステム

Info

Publication number
JPH04229340A
JPH04229340A JP3098143A JP9814391A JPH04229340A JP H04229340 A JPH04229340 A JP H04229340A JP 3098143 A JP3098143 A JP 3098143A JP 9814391 A JP9814391 A JP 9814391A JP H04229340 A JPH04229340 A JP H04229340A
Authority
JP
Japan
Prior art keywords
data
bus
memory
processor
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3098143A
Other languages
English (en)
Inventor
Colin G Harrison
コリン、ジョージ、ハリソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04229340A publication Critical patent/JPH04229340A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は適用業務プログラムの並
列処理中に発生するデータ値のモニタに関する。詳細に
は、デバッグプログラムの制御により適用業務プログラ
ムの実行の分析を与えるバスモニタを開示する。
【０００２】
【従来の技術】並列処理によるプログラム実行の改善は
広く知られており、並列処理システムが急増している。 初期の単一処理逐次実行機械と同様に並列処理システム
用プログラムは種々のエラーを生じがちである。そのよ
うなエラーの分析は従来事後または事前型で行われてい
る。この分析は一般に実行結果のトレースを集めること
を含み、このトレースが可能性のあるエラーのロケーシ
ョンを決定するために後に分析される。
【０００３】大規模並列プログラムの事後分析はその技
術が分析困難であり高価なかなりのデータ量をつくり出
すために実用性がない。事前型も命令の複数同時処理の
ため実用性がない。プログラマは問題についてどこを検
索してよいかを知ることが出来ない。
【０００４】単一プロセッサ機械用のデバッグ技術は周
知であり、一つのプログラム内の可能なエラー領域の識
別に広く利用されている。これら領域はプログラムの現
在の実行状態に関する動作についての情報を発生するた
めにそのプログラムにブレークポイントを与えられる。 これら技術はデータエラーの潜在的な源についてのある
程度の予知を必要とするという欠点を有する。
【０００５】
【発明が解決しようとする課題】識別が特に困難なプロ
グラムエラーの一つの特殊な形はデータエラーである。 並列処理ではデータは数個の、多分多数のプロセッサに
おいて実行するプログラムの部分間で共用され、そして
どのプロセッサが共用データにエラーを導入したかを識
別することは困難である。そのようなデータエラーをデ
バッグする際の他の問題はそのようなエラーの発生に影
響をもつ並列プログラムのいくつか、多分多くの部分の
相対的実行速度により生じる。その結果、検査またはデ
バッグ技術は並列プログラムの通常の実行速度に影響す
るものであってはならない。
【０００６】本発明の目的は並列処理システムに対し邪
魔とならないデータデバッグ技術を提供することである
。
【０００７】本発明の更に特定の目的は適用業務プログ
ラムの実行中に生じるデータエラーを識別するための並
列処理システムの共用メモリデータのモニタを提供する
ことである。
【０００８】
【課題を解決するための手段】上記目的は適用業務プロ
グラムの実行中に生じる選ばれたデータについて共用メ
モリデータバスをモニタするバスモニタにより達成され
る。並列プロセッサの１個が適用業務プログラムの走行
中に生じるブレークポイント事象に続きデバッグプログ
ラムを走行させるようにセットされる。このデバッグプ
ログラムはこのモニタにトラップされて記憶され、エラ
ーの決定のために後に分析されるべき共用データ値を識
別させる。
【０００９】デバッグプログラムは並列プログラムが実
行される間には実行されず、かくしてこのプロセッサに
おいて走行する部分の性能に影響しない。
【００１０】本発明の一実施例においては、初期化相に
おいてデバッグプログラムが並列プログラム実行中に共
用メモリバスに生じる選ばれた共用メモリデータの特徴
のバスモニタへのダウンロードを生じさせ、そしてこれ
がその適用業務のブレークポイント（区切り点）を行う
ために用いられる。モニタにより検出されるブレークポ
イントトリガー事象の結果として割込まれるべきプロセ
ッサの識別もバスモニタにダウンロードされる。適用業
務の実行中にモニタされるトリガー事象はそれが生じた
とき時間をスタンプされてバスモニタ内のトレースメモ
リに記録される。これら時間スタンプされた共用メモリ
データの獲得は共用メモリから読取られている記録値か
ら生じる不明確性を避けるためにこの共用メモリに対す
る書込動作中にのみ生じる。
【００１１】集められたデータはデバッグプログラムが
ブレークポイントに続いて再スタートされるときまたは
並列プログラムの出口において、分析のためにバスモニ
タにデータインターフェースを介して回復される。仮想
メモリマッピングを用いてメモリロケーションにデータ
値をマッピングするシステムにおいては、オペレーティ
ングシステムに、仮想メモリマップをチェックするに適
当な時点でデバッグプログラムを再スタートさせ、そし
て共用メモリの他のアドレスに再割当されているデータ
を適正に識別するためにバスモニタを再構成するための
手段が設けられる。デバッグルーチンは夫々の新しいメ
モリマッピングについて呼出されてバスモニタがこのデ
ータ事象の新しい物理的アドレスで構成されうるように
する。
【００１２】
【実施例】図１は並列プログラムを実行するためのマル
チプロセッサ並列処理システムを示す。入力／出力バス
２９は個々のプロセッサ１６−２３の夫々に接続する。 入力／出力トラフィックはプロセッサ１６−２３の夫々
に対し入力／出力バスへのアクセスを割振るための適当
なコントローラとプロトコル装置により各プロセッサ１
６−２３において調整される。
【００１３】プロセッサ１６−２３は共用メモリバス１
５により共用メモリ１１にも接続されている。
【００１４】プロセッサ１６−２３の夫々は共用メモリ
バス１５へのアクセスを競うメモリコントローラを含む
。それ故夫々のプロセッサ１６−２３は並列プログラム
実行において他のプロセッサにより用いられるデータ値
を共用メモリ１１に書込（ＷＲＩＴＥ）そして読込（Ｒ
ＥＡＤ）む。プロセッサ１６−２３の中の任意の１つに
よるＷＲＩＴＥまたはＲＥＡＤ動作中にそのプロセッサ
のＩＤも共用メモリバスの特定の信号ラインに置かれる
。
【００１５】並列処理により生じるデータエラーは前述
のように分析およびデバッグが困難である。各プロセッ
サが共用メモリデータ値をアクセスしそしてその共用メ
モリデータ値を書込または変更する能力を有するから、
エラーを発生するプログラム内の正確なポイントの特定
は著しく困難である。
【００１６】本発明によれば、バスモニタ１２はメモリ
バスに接続されている。バスモニタ１２はプロセッサ１
６−２３の内のいずれによる共用メモリ１１から書込ま
れそして読取られる共用データ値の夫々をモニタと出来
、そしてどのプロセッサが動作を行っているかを検出す
る。バスモニタ１２は共用メモリバス１５に生じるデー
タを識別し保持するように構成されている。共用メモリ
バス１５に生じる検出された事象の夫々が時間スタンプ
されてプロセッサ１６−２３内のプログラム実行の事後
分析を行えるようにする。保持されるデータは後にバス
モニタ１２から回復されてプログラムエラーが見い出さ
れたとき分析される。バスモニタ１２はプロセッサ１６
の内の１個と共にプロセッサ１６−２３で走行するプロ
グラム業務の種々の部分のデバッグを与える。
【００１７】バスモニタ１２はプロセッサ１６−２３の
内の１つでのデバッグプログラムの動作でインターフェ
ースされる。デバッグプログラムを走行させるプロセッ
サはデータ項目の特定のアドレスと値を構成する事象を
特定するために使用出来、そしてモニタに対しプロセッ
サ１６−２３のいずれかまたはすべてにより行われる動
作に制約され、そしてこれはプロセッサ１６−２３で走
行する適用業務をブレークポイントするために用いられ
る。バスモニタ１２は割込まれるべきプロセッサおよび
使用されるべき割込レベルを識別するように構成される
。バスモニタ１２についての他の構成、例えば共用メモ
リバスで検知されるデータの記録の開始およびその記録
の終了、並びに適用業務からデバッグへの実行をトリガ
した適用業務の実行の回復のための事象の識別、を行う
ことが出来る。
【００１８】プロセッサ１６−２３で走行する適用業務
はバスモニタにより検出されるブレークポイント中に停
止されそして記号デバッグがこれら実行中のプロセッサ
１６−２３の夫々についてプロセッサ１６で走行するデ
バッグプログラムを呼出すことにより行われる。プロセ
ッサ１６で走行するデバッグプログラムはブレークポイ
ントを開始させた特定の事象の表示を与えそしてこのデ
バッグプログラムの制御によりブレークポイントに先行
するバス事象を例示するように構成される。バスモニタ
１２に記憶された、トリガーされたブレークポイントの
限定はプログラムブレークポイントとなるときに変更し
うる。デバッグ動作がプロセッサ１６−２３において完
了してしまうと、適用業務はプロセッサ１６からのオペ
レータによるコマンドにより実行を回復する。
【００１９】プロセッサ１６もプロセッサ１７，２３と
共に適用業務プログラムの実行に参加する。デバッグプ
ログラムはモニタ条件を初期化するためにプロセッサ１
６で走行しそして、ブレークポイントとなったとき呼び
出される。このデバッグプログラムは適用業務プログラ
ムが停止されるときに走行する。
【００２０】バスモニタ１２を図２にブロックで示す。 共用メモリバスインターフェース１５が示されており、
これは各バスサイクルにおいてすべてのバスラインに生
じるデータをラッチしうる。図２の実施例ではバスのア
ーキテクチャは共用メモリ内のメモリロケーション並び
にアドレスされたメモリロケーションへのまたはそれか
ら取り出されるデータを識別するための複数のアドレス
ラインを含む。同じくデータ信号ＡＰＩＤとＤＰＩＤが
示されており、これらはプロトコルの一例として共用メ
モリへの書込データであるプロセッサＩＤと読取共用メ
モリデータであるプロセッサＩＤに対応する。他の信号
は有効サイクル形式信号である。この有効サイクル形式
は、共用メモリがデータ書込み、データ読取または応答
にアドレスされているかどうかを示す。図２のバスモニ
タでは有効サイクルデータはバスモニタが応答するＷＲ
ＩＴＥサイクルを識別するために用いられる。ＲＥＡＤ
およびＲＥＳＰＯＮＤ　サイクルは事象検出のために図
２のバスモニタにより無視されるが、トレースメモリに
記憶されうる。この限定はプログラム実行によるＲＥＡ
Ｄサイクルデータの識別がより困難でありＷＲＩＴＥデ
ータ機能のように時間的に実行と同期していないという
ことによる。
【００２１】共用メモリバスインターフェース１５は好
適な実施例では６３ビット以上までである上記のバス信
号の夫々をラッチする。共用メモリバスの１５サイクル
時間は５０ナノ秒の範囲であり、検出される事象の読取
とラッチのためにはインターフェース１５に同様の速度
が要求される。
【００２２】図２のバスモニタは共用メモリバスに生じ
る適用業務プログラムについての一つのブレークポイン
トを表わす、アドレス、データまたはその両方に対応す
るデータを識別する。インターフェース制御バス２９は
並列プログラムの実行中に見い出されるすべてのブレー
クポイント事象の識別を受けるプロセッサ１６に接続す
る。事象定義はプロセッサ１６内のデバッグプログラム
から制御バスインターフェース２９を介してダウンロー
ドされる。更に、デバッグプログラムを走行させるプロ
セッサ１６へのコマンドは制御バスインターフェース２
９を介して転送される。共用メモリバスで検出されるべ
き事象定義のローディングとは別に、モードコマンドが
プロセッサ１６内のデバッグプログラムにより与えられ
る。共用メモリバスで検出される或る種の事象はトレー
スメモリ２０にログされ、他の事象はデバッグプログラ
ムを実行中のプロセッサ１６についての割込みを発生す
る。これら割り込みは一つのブレークポイントが検出さ
れるとデバッグプログラムが実行を回復しうるようにす
る。デバッグプログラムは割込みの結果であるブレーク
ポイント条件の表示並びにこの割込みにより発生したブ
レークポイントに関係するトレースメモリ内の他のデー
タの表示を可能にする。
【００２３】事象比較器がマスク３１の前にあり、この
マスクは共用メモリバスに生じる、関係のないビットを
マスクする。それ故、ＤＰＩＤ信号またはアドレス信号
あるいはいくつかのインスタンスにおけるデータ信号は
比較からマスクされて共用メモリバス１５上の予め問題
とされているデータのみの比較が可能となる。
【００２４】事象比較器３０は複数の内容アドレス可能
メモリ（ＣＡＭ）装置である。好適な実施例では４個の
８Ｋ×１６ビットの内容アドレス可能メモリが問題の検
出されるべき共用メモリバスデータロードで制御ソフト
ウェアにより予めプログラムされる。制御バスインター
フェース２９からのロード中にこれらＣＡＭは２個の３
２ビットワードとしてアクセスされる。これにより、共
用メモリバス上の８１９２個までの異なった事象につい
ての６４ビット幅の比較器が出来る。各ＣＡＭは共用メ
モリバスデータのその部分と記憶されたデータ限定とを
約４５ナノ秒で比較する。一致すると対応するＣＡＭが
１ビット出力を出し、他のＣＡＭの出力とＡＮＤ処理さ
れて総合事象検出を発生する。
【００２５】ＣＡＭ内の事象定義とバスデータとの比較
はＷＲＩＴＥサイクルにおいてのみ生じる。前述したよ
うに、共用メモリバスのＲＥＡＤサイクルよりもＷＲＩ
ＴＥサイクルを事後分析中のプログラムの実行に関係づ
ける方が容易である。
【００２６】時間スタンプ３３は共用メモリバスに事象
が生じた時点を示すために設けられる。事象並びにそれ
が生じた時刻はトレースメモリ２０に関連するトレース
メモリカウンタ（図示せず）により指標づけされるアド
レスでトレースメモリ２０にロードされる。時間スタン
プ値はログ事象信号により、マスク３１からのその時間
スタンプに関連したデータと共にトレースメモリにラッ
チされる。約１２８ビットが共用メモリデータのアドレ
ス、データ値、プロセッサ識別子および発生時刻を識別
するために用いられ、その内のビット０−４７が１００
ナノ秒をイクリメント単位として時間スタンプ値を表わ
す。
【００２７】このトレースメモリは３０−４０ナノ秒の
サイクル時間をもつＳＲＡＭを４バンク有し、これらＳ
ＲＡＭは５０ナノ秒のバスサイクル時間要件に合致する
。各バンクは１２８ビット幅であり、８＋１ビット幅の
ＳＩＭＭである。このトレースメモリは３２ＳＩＭＭと
考えることが出来る。トレースメモリカウンタ２０は検
出された事象に続く共用メモリバス動作シーケンスの記
録を可能にするために制御バスインターフェース２９を
介してプログラムされる。制御バスインターフェース２
９はトレースメモリ２０に関連するトレース長レジスタ
についてのトレース長を識別する。使用時にはこのトレ
ース長レジスタは特定の事象の検出に続く共用メモリバ
スデータのサンプリングを可能にする。共用メモリバス
データの記録のための他の方法は、メモリが満杯になる
まであるいは他のプログラムされた事象が記録の終りを
識別するまで、第１の事象が検出された後にトレースメ
モリ２０内のこのデータの連続記録を行うことである。
【００２８】制御バスインターフェース２９はまたプロ
セッサ１６用の割込み発生を選択する。制御バスインタ
ーフェース２９はデバッグプログラムを走行中のプロセ
ッサ１６の制御により、特定の割込みマスクおよびプロ
セッサ１６−２３の割込みに必要な割込みレベルのロー
ドと読取を行うことが出来る。テストシーケンスの終り
にトレースメモリ２０はアドレスづけされその内容が制
御バスインターフェース２９に入るコマンドにより読取
られる。
【００２９】図１および２に示すバスモニタはソフトウ
ェアデバッグ技術に関連して用いられる。従来のデバッ
グプログラムではブレークポイントは事象アクション対
を特定するユーザによりセットアップされる。並列処理
システムでは、事象アクション対は共用変数の特定の値
の検出を含む：ＩｆいずれかのプロセッサによるＷＲＩ
ＴＥ（Ｘ）の場合に、ｔｈｅｎすべてのプロセサを停止
、このブレークポイントはバスモニタにより、バスモニ
タが値ｘをもつデータが変数Ｘについて共用メモリロケ
ーションに書込まれていることを検出するときにすべて
の並列処理を停止させるための割込みを発生するための
コマンドと解釈される。この業務の実行は発生された割
込みの受信により停止し、そしてデバッグプログラムが
その事象の理由を関連するデータディスプレスを介して
オペレータに識別させる。コードラインと関係した変数
の値は、プログラムの変更がその適用業務の以降の実行
におけるブレークポイントを回避するためになされるよ
うにプログラマに知らされる。プログラム変更がなされ
るとその適用業務は付加的ブレークポイント事象が生じ
るまではじめから再スタートされる。
【００３０】一つのブレークポイントを構成しうる他の
事象は特定のプロセッサによるデータ値の特定の変数へ
の割当てを含む：Ｉｆプロセッサ＃による任意値のＷＲ
ＩＴＥ（Ｘ）、ｔｈｅｎプロセッサ停止。この事象は検
出されるとその特定のプロセッサの割込みを生じさせる
。そのときデバッグプログラムはその事象、適用業務プ
ログラム内の関連するコードラインおよび関連する変数
をディスプレイによりプログラマに与える。
【００３１】並列処理モードではデバッグはバスモニタ
内のトレースメモリにより援助される。バスモニタは共
用メモリ内に記憶された共通の変数に対する各プロセッ
サによるアクセスシーケンスをトレースするために用い
られる。そのような事象のトレースを可能にするブレー
クポイントは次の通りである：トレースメモリクリアＩ
ｆ任意プロセスによる任意値のＷＲＩＴＥ（Ｘ），ｔｈ
ｅｎトレーススタートＩｆトレースメモリが満杯、ｔｈ
ｅｎすべてのプロセッサ停止。
【００３２】これは共用メモリへの値Ｘのプロセッサ書
込みのすべての識別をバスモニタにより行いうるように
しそして適正な時間スタンプでメモリに記憶しうるよう
にする。トレースメモリが満杯のときすべてのプロセッ
サは結果としての割込みから停止しそしてデバッグプロ
グラムが呼出される。トレースメモリの内容は読取られ
そして変数Ｘについての値を得る際のプロセッサによる
実行シーケンスを決定するために分析される。
【００３３】デバッグに有用な他の事象アクション群は
次のものを含む：トレースメモリクリアＩｆ任意プロセ
ッサによるＲＥＡＤ（Ｘ）および１スタートトレース；
ｔｈｅｎプロセッサ停止 Ｉｆ任意プロセッサによるＷＲＩＴＥ（Ｘ），ｔｈｅｎ
トレーススタート； Ｉｆトレースメモリ満杯，ｔｈｅｎすべてのプロセッサ
停止。 デバッグプロセッサからのこのコマンドシリーズは任意
の値がメモリに書込まれてしまう前に一つのプロセッサ
がＸについて一つの値を読取ろうとするときにこれらプ
ロセッサを停止し、明らかなエラーを表示する。
【００３４】図３はプロセッサ１６で実行するデバッグ
プログラムにより開始される事象シーケンスを示す。ブ
ロック３９においてシステムオペレータがデバッグプロ
グラムの実行を開始する。このデバッグプログラムは適
用業務プログラムを並列処理モードでの実行のためにプ
ロセッサ１６−２３にロードする。ステップ４１におい
てこのデバッグプログラムは実際の物理的なアドレスで
はなく仮想アドレスを用いるプロセッサ１６−２３の夫
々について仮想アドレスマップを得る。仮想メモリアド
レスにより、プロセッサ１６−２３の夫々のコントロー
ラは仮想アドレスを与え、これらは共用メモリ１１の物
理的アドレスに変換されねばならない。このように、ブ
レークポイントとバスモニタデータを識別するためには
このデータについての仮想アドレスを、プロセッサ１６
−２３で実行するプログラムにより対応する物理的アド
レスに変換しなければならない。
【００３５】この仮想アドレスマップから夫々の物理的
アドレス、データ条件、そしてまたは問題とするＡＰＩ
Ｄ／ＤＰＩＤ条件を識別することによりステップ４２に
おいてブレークポイント条件をセットすることが可能で
ある。これらブレークポイント条件はプロセッサ１−２
３で走行する、デバッグシーケンスを開始するプログラ
ムにより発生された実行事象を表わす。バスモニタ１２
がブレークポイントに必要な事象限定により構成される
と、ステップ４３においてバスモニタが共用メモリバス
１５上の条件のモニタを開始しうるようにされる。適用
業務はこのときステップ４４で実行される。
【００３６】図４はバスモニタ１２により行われる動作
シーケンスを示す。共用メモリバスはステップ５０にお
いてその各バスサイクルについて連続的にサンプリング
される。決定ブロック５１においてＷＲＩＴＥバスサイ
クルが生じたかどうかを決定する。ＤＯＮ´Ｔ　　ＣＡ
ＲＥマスク５２は問題の事象の有無の検出に含まれない
データ条件をマスクする。検出された事象と事象比較器
３０において限定される事象が一致すると、この事象は
その質と性質によりステップ６１でトレースメモリにロ
グされるかあるいは割込みを発生させる。モード制御３
５は信号された事象の整合のどれをログしあるいは割込
を発生するかを識別するように予めプログラムされてい
る。割込みが出されるとその割込みはステップ６２にお
いて制御バスインターフェース２９を介して適正なプロ
セッサに運ばれる。
【００３７】適用業務プログラムの実行中にこのオペレ
ーティングシステムはステップ６８で検出されるページ
フォールトと呼ばれる条件の結果として記憶されたデー
タを前に識別されたメモリロケーションから新しいロケ
ーションに動かす必要がある。実行はステップ６９にお
いてプロセッサ１６内で実行されるデバッグプログラム
にシフトする。仮想アドレスマップがステップ７０にお
いて再びとり出されてこのページフォールト条件が検出
されるべき事象を構成するデータについての物理的アド
レスの変更をもたらしたかどうかの決定を行う。この仮
想アドレスマップがステップ７１において変更されてい
れば、バスモニタ７２がモニタされるべき共用メモリバ
スに生じるデータの新しい物理的アドレスを反映する新
しいデータで更新される。次に適用業務がステップ７３
において再スタートされ、バスモニタはここで共用メモ
リバスに生じる検出されるべき事象を構成する物理的デ
ータをさがすように構成される。
【００３８】トレースメモリが満杯となると、バスモニ
タはステップ８０で割込みを出す。これはプロセッサ１
６−２３で走行するプログラム適用業務からプロセッサ
１６で走行するデバッグプログラムへのシフトする制御
を再び生じさせる。事象ログはステップ８２においてト
レースメモリからとり出されそしてステップ８３におい
て事後分析のためにユーザに与えられる。この分析に続
き、デバッグがステップ８４で再びロードされそしてバ
スモニタは適用業務プログラムのデバッグとモニタの新
しいシーケンスを行うためにクリアされる。
【００３９】
【発明の効果】本発明によれば、並列処理システムに対
し邪魔とならないデータバッグを行うことができる。さ
らに適用業務プログラムの実行中に生じるデータエラー
を識別するための並列処理システムの共用メモリデータ
をモニタすることができる。
【図面の簡単な説明】
【図１】データエラーを識別するためのバスモニタを含
む多プロセッサ並列オペレーティングシステムを示す図
である。
【図２】バスモニタ１２を記述するブロック図である。
【図３】プロセッサ１６で動作するデバッグプログラム
シーケンスを示す図である。
【図４】事象比較器３０の動作を示す図である。
【図５】ページフォールトが生じたときプロセッサ１６
−２３の夫々における適用業務プログラムシーケンスを
示す図である。
【図６】割込みがバスモニタから入るときプロセッサ１
６により実行される処理段階を示す図である。
【符号の説明】
４　　共用メモリ １２　　バスモニタ １３　　制御バスインターフェース １５　　共用メモリバス １６−２３　　プロセッサ ２０　　トレースメモリ ２９　　制御バスインターフェース ３０　　事象比較器 ３３　　時間スタンプ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】複数のプロセッサに接続された共用メモリ
    を有するマルチプロセッサシステム内で走行する適用業
    務プログラムをモニタしデバッグするための、下記要件
    を含むシステム：上記マルチプロセッサシステムのプロ
    セッサに上記共用メモリを相互接続する共用メモリバス
    をモニタするように接続される、下記を含むバスモニタ
    ：この共用メモリバス上の予め識別されたデータ事象の
    存在を検出するプログラム可能事象検出器；上記共用メ
    モリバスに入る検出された夫々のデータ事象を記憶する
    ためのトレースメモリ；上記プロセッサ内の一つにロー
    ドされてこれらプロセッサの適用業務の走行と交互に上
    記プロセッサの内の少くとも１つにおいて実行し、上記
    適用業務の実行インターバルで上記共用メモリバス上の
    予め識別されたデータの発生によりマークされるプログ
    ラムを発生し、そして上記モニタにより識別される情報
    をデバッグするデバッグプログラム。
  2. 【請求項２】夫々の検出される事象を時間スタンプしそ
    してその時を前記トレースメモリ内に上記検出された予
    め識別されたデータと共に記憶する手段を更に含む請求
    項１のシステム。
  3. 【請求項３】前記トレースメモリのデータを解析のため
    に一つのプロセッサに転送するための入力／出力インタ
    ーフェース手段を更に含む請求項１のシステム。
  4. 【請求項４】前記共用メモリバスにおいて書込動作が行
    われているときを検出し、そして書込動作中にのみ前記
    プログラム可能事象検出器を動作可能にするための手段
    を更に含む請求項１のシステム。
  5. 【請求項５】データ事象が検出されるとき前記１つのプ
    ロセッサへの割込みを発生するための割込発生器を更に
    含む請求項１のシステム。
  6. 【請求項６】前記事象検出器と前記共用バスの間に配置
    されて無視されるべきデータビットから検出されるべき
    データビットを識別するためのマスクインターフェース
    を更に含む請求項３のシステム。
  7. 【請求項７】前記事象検出器は前記メモリバスのデータ
    幅に対応するデータ幅を有する複数の内容アドレス可能
    メモリを含み、上記メモリは前記予め識別されたデータ
    に対応する各メモリロケーションにデータを含む請求項
    １のシステム。
  8. 【請求項８】前記プログラム可能事象検出器は前記トレ
    ースメモリが第１トリガー事象に続く不変の逐次事象を
    識別しうるようにする請求項１のシステム。
  9. 【請求項９】前記プログラム可能事象検出器は前記トレ
    ースメモリを、この検出器から発生される第２トリガー
    事象に応じて動作不能とする請求項８のシステム。
  10. 【請求項１０】第１の特定の検出されたデータ事象に応
    じて前記デバッグプログラムを実行する前記プロセッサ
    に割込むように接続されて前記プロセッサで走行する適
    用業務の制御を上記デバッグプログラムを実行するプロ
    セッサに移すようにする割込発生器を更に含む請求項１
    のシステム。
  11. 【請求項１１】前記割込発生器は前記事象検出器による
    第２の特定の事象の検出に続き割込みを開始させる請求
    項１のシステム。
  12. 【請求項１２】前記適用業務は仮想メモリアドレスとし
    て前記予め識別されたデータを識別するブレークポイン
    トを特定し、そして前記検出器は前記共用メモリの物理
    的アドレスに上記ブレークポイントに関連する仮想メモ
    リアドレスを変換しそしてこの関連する物理的アドスレ
    をバスモニタ事象検出器にロードする請求項１のシステ
    ム。
  13. 【請求項１３】前記適用業務はデータが前記共用メモリ
    の一つのメモリロケーションからそのメモリの他のロケ
    ーションに再割当てされるとき前記デバッグプログラム
    を呼出しそして前記モニタが上記新しいロケーションの
    次の関連する物理的アドレスを与えられる請求項１２の
    システム。
JP3098143A 1990-05-07 1991-04-03 共用メモリマルチプロセッサコンピュータのデバッグシステム Pending JPH04229340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51971990A 1990-05-07 1990-05-07
US519719 1990-05-07

Publications (1)

Publication Number Publication Date
JPH04229340A true JPH04229340A (ja) 1992-08-18

Family

ID=24069484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3098143A Pending JPH04229340A (ja) 1990-05-07 1991-04-03 共用メモリマルチプロセッサコンピュータのデバッグシステム

Country Status (2)

Country Link
EP (1) EP0455946A3 (ja)
JP (1) JPH04229340A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332747A (ja) * 1993-05-25 1994-12-02 Nec Corp マルチプロセッサシステムのプログラムデバッグ方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720173B1 (fr) * 1994-05-20 1996-08-14 Sgs Thomson Microelectronics Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée.
US6026503A (en) * 1997-08-12 2000-02-15 Telrad Communication And Electronic Industries Ltd. Device and method for debugging systems controlled by microprocessors
EP1039386A1 (en) * 1999-03-19 2000-09-27 Motorola, Inc. Computer system with trace unit, and method therefor
US6678838B1 (en) * 1999-08-23 2004-01-13 Advanced Micro Devices, Inc. Method to track master contribution information in a write buffer
DE10119266A1 (de) * 2001-04-20 2002-10-31 Infineon Technologies Ag Programmgesteuerte Einheit
DE10240088B4 (de) * 2002-08-30 2007-11-29 Infineon Technologies Ag Datenverarbeitungsvorrichtung
EP1475713A1 (en) * 2003-05-05 2004-11-10 Infineon Technologies AG Program-controlled unit with a first CPU and a second CPU used as bypass hardware
US6993453B2 (en) 2003-10-28 2006-01-31 International Business Machines Corporation Adjusted monitoring in a relational environment
US7500141B2 (en) 2005-11-29 2009-03-03 International Business Machines Corporation Saving state data in parallel in a multi-processor system
US20080046699A1 (en) 2006-08-21 2008-02-21 International Business Machines Corporation Method and apparatus for non-deterministic incremental program replay using checkpoints and syndrome tracking
WO2010052678A1 (en) * 2008-11-10 2010-05-14 Nxp B.V. Data processing circuit with run-time diagnostic monitor circuit
CN108196945B (zh) * 2016-12-08 2022-06-07 阿里巴巴集团控股有限公司 一种核间通信方法、装置和虚拟化设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880751A (ja) * 1981-11-06 1983-05-14 Mitsubishi Electric Corp デ−タ処理装置
JPS58182766A (ja) * 1982-04-20 1983-10-25 Nec Corp プログラムトレ−ス装置
JPS62219140A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd デ−タ処理機のデバツク制御方式
JPS63201737A (ja) * 1987-02-17 1988-08-19 Kanebo Ltd コンピユ−タプログラム開発支援方法およびその装置
JPS63298452A (ja) * 1987-05-28 1988-12-06 Nec Corp トレ−サ回路
JPS6462737A (en) * 1987-09-02 1989-03-09 Mitsubishi Electric Corp Program debug device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3540003A (en) * 1968-06-10 1970-11-10 Ibm Computer monitoring system
DE2835764A1 (de) * 1978-08-16 1980-02-28 Siemens Ag Verfahren zum pruefen von in elektronischen einrichtungen, insbesondere in festwertspeichern gespeicherten daten
FR2454138B1 (fr) * 1979-04-11 1985-10-25 Materiel Telephonique Traceur pour calculateurs telephoniques
US4598364A (en) * 1983-06-29 1986-07-01 International Business Machines Corporation Efficient trace method adaptable to multiprocessors
US4720778A (en) * 1985-01-31 1988-01-19 Hewlett Packard Company Software debugging analyzer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880751A (ja) * 1981-11-06 1983-05-14 Mitsubishi Electric Corp デ−タ処理装置
JPS58182766A (ja) * 1982-04-20 1983-10-25 Nec Corp プログラムトレ−ス装置
JPS62219140A (ja) * 1986-03-20 1987-09-26 Fujitsu Ltd デ−タ処理機のデバツク制御方式
JPS63201737A (ja) * 1987-02-17 1988-08-19 Kanebo Ltd コンピユ−タプログラム開発支援方法およびその装置
JPS63298452A (ja) * 1987-05-28 1988-12-06 Nec Corp トレ−サ回路
JPS6462737A (en) * 1987-09-02 1989-03-09 Mitsubishi Electric Corp Program debug device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332747A (ja) * 1993-05-25 1994-12-02 Nec Corp マルチプロセッサシステムのプログラムデバッグ方法

Also Published As

Publication number Publication date
EP0455946A3 (en) 1992-10-28
EP0455946A2 (en) 1991-11-13

Similar Documents

Publication Publication Date Title
US5134701A (en) Test apparatus performing runtime replacement of program instructions with breakpoint instructions for processor having multiple instruction fetch capabilities
CN109583200B (zh) 一种基于动态污点传播的程序异常分析方法
US5204956A (en) Method and apparatus for monitoring the execution time of a computer program
US6378087B1 (en) System and method for dynamically detecting unchecked error condition values in computer programs
US7698690B2 (en) Identifying code that wastes time performing redundant computation
JPH0823837B2 (ja) サンプリング性能分析方法及び装置
JPH04229340A (ja) 共用メモリマルチプロセッサコンピュータのデバッグシステム
CN111709031B (zh) 一种覆盖率引导的VxWorks内核模糊测试方法
US7574697B2 (en) Testing parallel applications using code instrumentation
CN114866300B (zh) 一种基于重放分析的网络协议软件状态变量识别方法
US5280626A (en) Multi-process emulator suitable for testing software under multi-process environments
JPH02294739A (ja) 障害検出方式
CN115878363A (zh) 用于解析处理器异常的方法、装置及计算机可读存储介质
US20160371501A1 (en) Tracing processing activity
Tsai et al. A replay mechanism for non-interference real-time software testing and debugging
Caerts et al. A powerful high-level debugger for parallel programs
JPS63113743A (ja) 計算機ハ−ドウエアデバツギング方式
CN115934504A (zh) 用于模糊测试的方法
JPH01306933A (ja) デバッグ装置
JP2967741B2 (ja) Ｃｐｕ互換性テスト装置
JPH11119992A (ja) ファームウェアのトレース制御装置
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
CN118132151A (zh) 多处理器并行架构中识别首个同步异常处理器的方法
JPH0362233A (ja) アドレスマッチタイミングトレース機構
JPS6146535A (ja) 擬似エラ−設定制御方式