JPS631119A - アナログ／デジタル変換システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 従来は晶周波帯でのアナログ信号のデジタル化には等価
サンプリング／デジタル化のような方法が用いられてい
た。入力信号周波数がアナログ／デジタル変Ｐｌ！素子
＜ＬＳＩ化Ａ／Ｄコンバータ″！ｉ）の性１１限界以下
の場合にはその信号を直接、実時間処理ゴることができ
ていた。しかし、入力信号周波数が７１０グ／デジタル
変８ＦＡ子の性闇限界を越える高層、！２領域Ｃのデジ
タル化については実時間処理が難しく、従ってデジタル
化に必要な波形の数よりも多くの波形数に亙り低周ＩＩ
Ｉのスィーブ　サンプリングをしてデジタル化する方法
が用いられていた。これはサンプリング周期を低くし、
以侵の処理に対応できる！ｉｌｌ理速度に変換するため
であった。、等価サンプリング法の欠点は、繰返し入力
波形に対し分Ｍ精度を高めるために、またより高周波領
域での変換を行うために敗多くの波形をスィーブ　サン
プリングしなければならなかった。

これは従来の書ナンブリング法が入力信号をｎシｊ的に
追埋する事にｆｉ　５．”３を首いていたためで、この
方法によると入力（：Ｊ号の初期波形とか、短いｊＩ間
での波形変動のような現蒙に対してはデジタル化１ｖの
＋１８現波形はｉＦ＆ｖな復元性に乏しく、そのため保
返し波形のみのような変換にのみイｊ幼とならざるを得
なかった。

本発明はこれらの欠点を除くためのもので、０列、並列
処理を組合わぜ、■間操作を行い安価な開動素子の有効
利用を計り、かつ定常的波形を含め過渡的波形変動等を
含む波形に対するアナログ／デジタル変換が出来るよう
にしたシステムである。

（添附図面の説明） 第１図の■に入力された８周波成分を含むアナログ信号
は、タップ付遅延線（Δ）に入る。（Δ）のタップ付遅
延線中のアナログ信号は（△）の８ｈ１線の仝Ｉｙ延ｍ
（仝Ｉｉ延■聞）まで遅延したとき、全遅延■１間に等
しい周期を持つサンプリング　パルス■で、入力信号が
全遅延した時に（Ｔｏ一端）〜（Ｔｐ−ｎｌのタップ端
子上のくタップ万延設定時間間隔で時分割された）信号
を並？］的に同時にサンプリングし、それを（ａ−＋１
〜（Ｂ−ｎｌのタップ数と同斂のサンプル／ホールド回
路で並列、かつ同時にホールドする。

ホールドされた信号は、同じタイミングのクロック　パ
ルス■で（Ｃ−＋１〜（Ｃ−ｎ）のタップ酸と同数のア
ナログ／デジタル変換回路で同様並列かつ同ｆｆ１に１
ジタル化され、変換歪デジタル化信号はそれぞれ０列に
接続されたテンポラリ　デジタル　メモリ８Ｔの記憶８
石の許すまでストアーし続けて、その８吊をオーバーし
たとき変換を停止し、（Ｅ）のマルチプレクサにより、
「、５分λ１１処１’ｌ！された信号を持つテンポラリ
　デジタル　メモリＦＪの出力を逐次直列化しく時系ダ
１化）、（Ｆ）のインターフェース　デジタルメ〔りに
ス１−アーし１回の変換動作を終了する。

又、テンポラリ　デジタル　メモリのそれぞれの′ｆｇ
ｌｆｌは等しい。

テンポラリ　デジタル　メｔりの８１６をオーバーした
■よりインターフエース　デジタル　メモリへデータを
ストアーし終えるまでの１１１５＋が本システムの変換
休止１１聞であるが、この１！ｌ′ＩＩＸＪはテンポラ
リ　デジタル　メモリの容ｔ１１により異なる。

本発明のシステムで変換できる最大のアナログ／デジタ
ル連続変換星はテンポラリ　デジタル　メモリの容（６
に等しいが、このシステムを第１図の（１）及び（ＩＩ
）のように２組以上の組合せで動作させる一合は■、■
、■に供給する各パルスに対し、他のシステムへ供給す
るパルスの位相を変える必要がある。アナログ遅延ね（
Δ）の遅延晴間と同じ周期を持つサンプリング　パルス
′Ｃ遅ｆ１２（Ａ＞の全タップ出力端子ｆＴｃ＋ｌｌ〜
（ｔｏ−ｎｌを並列に、サンプル／ホールド回路ｆＢ一
端１〜＋８−ｎｌで同時に骨ナンブリングするので、８
延ね（Ａ＞の■に入力される凸周波成分を含むアナログ
信号に対し、人力周波数がΩい稈その波長に比ベサンプ
リング　パルスの周ＩＩＩは低くする事ができる。従っ
て、サンプル／ホールド回路（Ｂ一端１〜ｆ８−ｎ）以
後のアナログ／デジタル変換回路、テンポラリ　デジタ
ル　メモリ（ト１）〜（０−ｎ１等ら同様の周ＩＩに合
せ動作させられるので、比較的安価な低性能素子を任意
に選び用いる事ができる。

本発明によるデジタル化間度はサンプリング　パルス■
のパルス幅と、タップ付遅延線（Ａ）のタップ（Ｔｐ〜
１）〜（Ｔｏ−ｎｌの設定時間１５］隔により定まる。

又、サンプリング周期は遅延線の！ｉ延時聞により定ま
る。本発明のシステムを２組以上交互に動作させる事に
より、連続的、実時間処理ができるので、高周波帯での
過渡現象、混合波形、瞬時変動波形等の定常波を含めた
広い範囲に於ける７ナログ／デジタル信号変換が可能で
ある。

４、図面のＩ！！Ｌ！ｌ’ｌな説明 （イ）第１図は本発明のアナログ／デジタル変換システ
ムを示１図。

（ロ）第２図は本発明のアナログ／デジタル変換システ
ムの時分割信号及びυ制御パルス等を示す図。

（ハ）第３図は本発明システムでの信号の流れとサンプ
リング　クロック　パルス　タイミング及び付属ｌ１ｌ
ｉＩ″ＩＢとの関係を示す図。

５、記号の説明 Ａ、タップ付遅延Ｉ２゜　　　　　Ｂ、サンプル／ホー
ルド回路。

Ｃアナログ／デジタル変換回路。

Ｄ　テンポラリ　デジタル　メモリ回路。Ｅ、マルチプ
レクサ回路。

Ｆ　インター２エース　デジタル　メモリ回路。

■　アナログ入力信号。　　■、サンプリング　パルス
成形回路。

■、サンプリング　パルス。

（４１１〜（４−ｎｌホールド出力信号。　　　■、ク
ロック　パルス。

（６一端１〜（６−ｎ）デジタル化出力信号。　　■、
アドレスに’５゜（８−４１〜＋８−ｎ）テンポラリ　
デジタル　メモリ出力信号。

（１，１１７−センネル切換イ１号（ＢＣＤ）。

９、フル１−プレクサ出力ｆ六号。　　　　　（１３）
発振回路。

（１４）アドレス／ＢＣＤ発生回２２１６乃許出願人　
　ゼネラル　ビジネス　マシン株式会社手続補正１ｌｌ
ｆ方式） １．′ＩＸＩＴの表示　　　　　　　　　昭和６１年　
特許願力１４３４３７号２、発明の名称　　　　　　　
　　　アナログ／デジタル変操システム３、Ｖ正をする
者 事件との関係　　　　　　特許出願人 住所（居所）　〒１９０−（ｔｏ　　東京都　立用市　
漿崎町　２丁目１３番２ｏ＠５、補正命令の日付（発送
日）　　　昭和６１年８月２６日６、補正の対象 １　′Ａ正な願書 イ１発明の名称の瀾 二、ホ、特許出願人（法人）の代表者と捺印の１１　適
正な図面。

４８図面の印、（注）図面号が全図面中に２殺されてい
る。

７、補正の内容 １　適正な願書。

イ、別紙のとおり。

「アナログ−デジタル変換システム」を「アナログ／デ
ジタル変換システム」と訂正しｌ；。

ニ　ホ、ｆ！１出願人（法人）の代表者のＪｆｉを工２
けて氏名を２械した。

「法務局届は演み」の代表取締役の印を捺印した。

１、適正な図面 イ、別紙のとおり。

Claims (1)

1. 【特許請求の範囲】 本発明のシステム構成を第１図（ I ）に示す。 一端にアナログ信号入力端子を持ち、任意の時間間隔で
   設定したタっプ出力端子群を持つアナログ遅延線（Ａ）
   の、タップ出力端子（Ｔｐ−１）〜（Ｔｐ−ｎ）にそれ
   ぞれ直列に（Ｂ−１）〜（Ｂ−ｎ）のサンプル／ホール
   ド回路、（Ｃ−１）〜（Ｃ−ｎ）のアナログ／デジタル
   変換回路、（Ｄ−１）〜（Ｄ−ｎ）のテンポラリデジタ
   ルメモリ回路を接続し、遅延線のタップ出力端子数分の
   直列回路群を構成し、それらの回路群のそれぞれのテン
   ポラリデジタルメモリ出力、即ち時分割化デジタル信号
   を（Ｅ）のチャンネルプレクサにより連続化し（時系列
   化し）（Ｆ）のインターフェース用デジタルメモリに移
   し変えることのできるような機能構成を持つシステムを
   、（Ｆ）のインターフェース用デジタルメモリを共用す
   る方法で複数組、組合せて構成し、第２図に示すサンプ
   リングタイミング（３）及び（１１）でサンプル／ホー
   ルドし、（４−１）〜（４−ｎ）回線上に出力し、出力
   された時分割アナログ信号を（Ｃ−１）〜（Ｃ−ｎ）の
   アナログ／デジタル変換回路によりデジタル化して（Ｄ
   −１）〜（Ｄ−ｎ）のテンポラリデジタルメモリにスト
   アーし、テンポラリデジタルメモリの最大容量にいたる
   までストアーを続け、メモリ容量をオーバーしたときア
   ナログ／デジタル変換を中止し、（Ｅ）のマルチプレク
   サを介し（Ｆ）のインターフェース用デジタルメモリへ
   内容を移し、他装置へのデータの供給に供するようなシ
   ステムで、アナログ直列入力を、タップ付遅延線を用い
   時分割し、サンプル／ホールド回路、アナログ／デジタ
   ル変換回路、テンポラリデジタルメモリ回路等を、タッ
   プ出力端子にそれぞれ直列に接続、構成し、タップの数
   の並列処理回路群を持たせ、デジタル化処理をしたのち
   、原波形が時分割された順序に従いマルチプレクサによ
   り時系列変換した直列化出力を、他装置とのインターフ
   ェース用メモリにストアーし、そのメモリを介して他装
   置へデーターを提供するようなシステムで、アナログ／
   デジタル変換処理プロセスの中に時間操作機能を持つ回
   路で構成されたアナログ／デジタル変換システムで、添
   附第１図の１点鎖線で囲ったシステム及び第２図のタイ
   ミングチャートで示した時間関係で動作するアナログ／
   デジタル変換システム。 注：（時間操作機能とは、時分割並列処理による処理時
   間の拡張の意味を指す。）