JPS63110801A - アクテイブフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、主に送信用アンテナフィルタに適する分布定
数型のアクティブフィルタに関する。

〈従来の技術〉 送信機には、その不要輻射を抑圧するアンテナフィルタ
として、ストリップライン共振器あるいは誘電体同軸共
振器を用いた分布定数型のフィルタが使用される。

ところで、この分布定数型のフィルタには、挿入損失が
あり、送信機全体としてみたとき、効率が悪いため、こ
のような分布定数型のフィルタには、増幅器のような能
動素子を付加してフィルタを能動回路化することによっ
て、共振器での損失を打ち消し、フィルタの尖鋭度Ｑを
高めることが考えられている。

このような観点から、本発明の出願人は既に、ストリッ
プラインフィルタを能動化したアクティブフィルタに関
する発明を出願している。第７図はそのアクティブフィ
ルタの等価回路図で、１ｏはλ／２型の共振器、２ｏは
、増幅器３゜と位相調整器４ｏとからなる正帰還ループ
、５ｏ、６゜は結合用の容量素子である。

ストリップライン共振器を用いたアクティブフィルタは
、共振器自体の構成が簡単であるほか、能動化するため
の回路が多くの場合ハイブリッドＩＣであるため整合性
がよい、などの利点がある。

〈発明が解決しようとする問題点〉 しかしながら、上記のようにストリップライン共振器を
用いたアクティブフィルタでは、ストリップライン共振
器の実効誘電率が誘電体同軸共振器等に比べて小さく、
その結果、フィルタ全体の形状が大きくなる、という問
題がある。

これに対して、共振器として誘電体同軸共振器を採用す
ると、λ／２型の共振器を使用することになるので、や
はり形状が大きくなり、占有スペースか増大する。

本発明は、上述の問題点に鑑みてなされたものであって
、小型でかつ尖鋭度Ｑが高いフィルタを提供することを
目的とする。

〈問題点を解決するための手段〉 本発明は、上記の目的を達成するために、単一もしくは
複数のλ、／４型誘電型開電体同軸共振器、前記共振器
の１個もしくは複数個の誘電体ブロックの開放端面に、
電極パターンにより中心導体と容量結合する容量素子を
少なくとも３個形成し、前記容量素子のうちの２個に能
動素子を含む正帰還ループを接続し、他の容量素子には
これに対応する入出力端子を接続した。

〈作用〉 上記の構成において、能動素子を含む正帰還ループから
共振器にエネルギーが供給されるから、これによって、
共振器での損失が打ち消され、フィルタの尖鋭度Ｑが等
価的に高められる。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図および第２図は、本発明の第１実施例に係る帯域
阻止型アクティブフィルタを示し、第１図はその等価回
路図である。第１図において、このアクティブフィルタ
は、λ／４の電気長をもつ誘電体同軸共振器１を備えて
いる。この共振器１は、一端が入出力用の主線路２に容
量素子３により容量結合されるとともに、他端が短絡さ
れている。４は入力端子、５は出力端子である。

また、共振器２の一端には、正帰還ループ６が一対の容
量素子７．７を介して接続されている。

この正帰還ループ６は、能動素子としての増幅器８と、
位相調整器９とから構成されている。

第２図は上記アクティブフィルタの具体構成を示す構成
図である。誘電体同軸共振器ｌは、角形で貫通孔１ａを
有する誘電体ブロックｔｂを備え、貫通孔１ａの内面に
は電極膜により中心導体ＩＯが形成され、誘電体ブロッ
ク１ｂの外周面には電極膜により外導体１１が形成され
ている。中心導体１０と外導体１１とは、貫通孔１ａの
一端において連続し、貫通孔ｔｂの他端においては、図
に明示するように、互いに分離し、誘電体ブロック１ｂ
の端面が開放されている。この誘電体ブロックｌｂの開
放端面には、電極パターンにより前記した３個の容量素
子３．７．７が形成されている。

各容量素子３，７．７は、それぞれギャップを介して中
心導体１０に容量結合されている。図において、中央に
位置する容量素子３は、主線路２に接続される容量素子
であり、その両側の容量素子７゜７は、正帰還ループ６
に接続される容量素子である。正帰還ループ６を構成す
る増幅器８は、ＩＣ化されたものであり、この増幅器８
は、位相調整器９として作用するストリップ線路に取り
付けられている。

上記構成のアクティブフィルタにおいて、誘電体同軸共
振器！の共振／非共振状態に応じて、増幅器８から共振
器１にエネルギーが供給される。

その結果、共振器１における損失が打ち消されて、等価
的に尖鋭度Ｑが高められる。

この場合、増幅器８には電力供給が必要であるが、フィ
ルタでの電力消費量の減少分に比べて、増幅器８への電
力供給量は少なく、そのため、このフィルタを組み合わ
せた送信機全体としてみたとき、消費電力は減少する。

第３図および第４図は、本発明の第２実施例に係る帯域
通過型アクティブフィルタを示し、第３図はその等価回
路図である。第３図において、このアクティブフィルタ
は、第１実施例のものと同様に、λ／４の電気長をもつ
誘電体同軸共振器ｌと、能動素子としての増幅器８を含
む正帰還ループ６とを備えている。共振器ｌは、一端が
入力用主線路２ａと出力用主線路２ｂとにそれぞれ容毒
素子３ａ、３ｂを介して容量結合されるとともに、他端
は短絡されている。正帰還ループ６が一対の容量素子７
．７を介して共振器ｌの一端に接続されている点は、第
１実施例と同じである。

第４図は、上記アクティブフィルタの具体構成を示す構
成図である。この実施例における誘電体同軸共振器ｌに
は、その誘電体ブロックｌｂの開放端面に、電極パター
ンにより前記した４個の容量素子３ａ、３ｂ、７．７が
形成されている。すなわち、図において中央に位置する
２個の容量素子３ａ、３ｂは、それぞれ入力用主線路２
ａと出力用主線路２ｂとに接続される容量素子であり、
その両側の容量素子７．７は、正帰還ループ６に接続さ
れる容量素子である。なお、第３図および第４図におい
て、第１実施例の各部と対応する部分には同一の符号を
付して詳細な説明は省略する。

第５図および第６図は、第３の実施例に係るアクティブ
フィルタを示している。この実施例では、誘電体同軸共
振器ｌの中心導体１０と外導体ｔｉとが、誘電体ブロッ
クｌｂの開放端面において容量素子１２により容量結合
されている。この容量素子１２は、他の容量素子３．７
．７と同様に、電極パターンにより形成されている。す
なわち、第６図に明示するように、共振器ｌの誘電体ブ
ロックｌｂの開放端面には、電極パターンにより４個の
容量素子３，７，７．１２が形成され、図において下側
中央の容ｌ素子３に主線路２が接続され、その両側の容
量素子７．７に正帰還ループ６が接続され、上方の容量
素子１２が外導体１１に直結されている。この構成によ
れば、共振器ｌの長さをλ／４以下λ／８にまで短縮す
ることが可能になる。なお、第５図および第６図におい
て、第１実施例の各部と対応する部分には同一の符号を
付している。

上記各実施例において、誘電体同軸共振器１と増幅器８
とは、単一の基板の同一表面上に配設するが、増幅器８
を共振器ｌとは反対面に設け、スルーホールを介して両
者を接続するようにしてもよく、その場合は、両者の配
置位置に対する制限が少なくなり、設計の自由度が増す
。

なお、上記各実施例では１段のフィルタを示したが、本
発明は多段のフィルタにも適用可能であり、多段の場合
は、複数の誘電体同軸共振器のうちいずれかが上記した
構成を有しておればよい。

なおまた、本発明のアクティブフィルタは、送信用アン
テナフィルタに限らず、受信用フィルタとしても使用し
うる。

〈発明の効果〉 以上のように、本発明によれば、能動素子から共振器に
エネルギーが供給されるから、共振器での損失が打ち消
され、フィルタの尖鋭度Ｑが等価的に高められる。

しかも、共振器としてλ／４型の誘電体同軸共振器を用
いており、この誘電体同軸共振器は、ストリップライン
共振器に比べ実効誘電率が大きいから、フィルタの形状
を小型化し、その占有スペースを大幅に削減することが
できる。

さらに、誘電体同軸共振器の端面を利用してこれに電極
パターンにより容１素子を形成するから、容量素子のた
めに余分なスペースを必要とせず、この点からも、小型
化が可能となる。

【図面の簡単な説明】

第１図および第２図は本発明の第１実施例に係り、第１
図は等価回路図、第２図は構成図、第３図および第４図
は第２実施例に係り、第３図は等価回路図、第４図は構
成図、第５図および第６図は第３実施例に係り、第５図
は等価回路図、第６図は構成図であり、第７図は従来例
の等価回路図である。 ｌ・・・誘電体同軸共振器、１ｂ・・・誘電体ブロック
、３．７．１２・・・電極パターンによる容量素子、６
・・・正帰還ループ、８・・・増幅器、９・・・位相調
整器（ストリップ線路）、ＩＯ・・・中心導体、１１・
・・外導体。

Claims (1)

【特許請求の範囲】
1. （１）単一もしくは複数のλ／４型誘電体同軸共振器を
   備え、前記共振器の１個もしくは複数個の誘電体ブロッ
   クの開放端面に、電極パターンにより中心導体と容量結
   合する容量素子を少なくとも３個形成し、前記容量素子
   のうちの２個に能動素子を含む正帰還ループを接続し、
   他の容量素子にはこれに対応する入出力端子を接続した
   ことを特徴とするアクティブフィルタ。