JPS63107065A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、超高速バ
イポーラＬＳＩに適用して有効な技術に関するものであ
る。

〔従来の技術〕

近年、バイポーラＬＳＩにおいては、エピタキシャル層
上に形成した多結晶シリコン膜にヒ素及びホウ素をドー
プし、この多結晶シリコン膜から前記エピタキシャル層
へのこれらのヒ素及びホウ素の同時拡散によりバイポー
ラトランジスタのエミッタ領域及びベース領域を同時に
形成する技術が知られている（例えば、アイイーディー
エム８４、テクニカル・ダイジェスト・オブ・ペーパー
ズ（工ｌＥＤＭ８４　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓ
Ｌ　ｏｆ　Ｐａｐｅｒｓ）、ｐ、７５７〜ｐ。

７６０）。この技術によれば、同時拡散の際にホウ素の
拡散が著しく抑制されるため、極めて浅いベース領域を
形成することができる。この結果、ベース幅Ｗ８を例え
ば０．１μｍ以下と極めて狭くすることができ、これに
より遮断周波数ｆ丁の向上を図ることができる。

〔発明が解決しようとする問題点〕

しかしながら、上述のようにベース幅Ｗｅを狭くした場
合には、パンチスルーが起きやすくなるためＢＶｃｌ：
ｏ（コレクタ・エミッタ間耐圧）が低く、この結果、Ｌ
ＳＩの回路設計が困難になるという問題がある。

本発明の目的は、半導体集積回路装置の回路設計を容易
にすることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、木
明＄ｌＩＦの記述及び添付図面によって明らかになるで
あろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、複数のバイポーラトランジスタのベース幅が
互いに異なる。

〔作　用〕

上記した手段によれば、高耐圧が必要とされるトランジ
スタはベース幅を大きくすることによりバンチスルーを
起きに＜＜シて耐圧を向上させ。

高速動作が必要なトランジスタはベース幅を小さくして
動作速度を向上させる等、用途に応じてトランジスタの
性能を選択することが可能となるので、半導体集積回路
装置の回路設計を容易にすることができる。

〔実施例〕

以下１本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

なお、全回において、同一の機能を有するものには同一
の符号を付け、その繰り返しの説明は省略する。

第１図に示すように、まず例えばｐ型シリコン基板のよ
うな半導体基板１の表面に例えばぎ型の埋め込み層２を
形成した後、この半導体基板１上に例えばエピタキシャ
ル成長により例えばに型シリコンのようなエピタキシャ
ル層３を形成する。

次に、このエピタキシャル層３をエツチングにより例え
ば台地状の所定形状とした後、このエピタキシャル層３
を選択的に熱酸化して例えばＳｉＯ２膜のようなフィー
ルド絶縁膜４を形成し、これにより素子分離を行う。次
に、このフィールド絶縁膜４で囲まれた活性領域表面を
熱酸化することにより例えばＳｉＯ２膜のような絶縁膜
５を形成し。

さらにこの絶縁膜５及び前記フィールド絶縁膜４の上に
例えば５ｉｓＮ４膜のような酸化防止膜６を形成した後
、これらの酸化防止膜６及び前記絶縁＄５の所定部分を
エツチングして開ロア、８を形成する。この後、これら
の開ロア、８を通じて例えばホウ素のようなＰ型不純物
をエピタキシャル層３中にイオン打ち込みすることによ
り、高耐圧トランジスタ部及び高速トランジスタ部にそ
れぞれ例えばＰ゛型のグラフトベース領域９を形成する
。

なお、実際には、この状態で埋め込み層２と接続されて
いる例えばｎ′″型のコレクタ取り出し領域がエピタキ
シャル層３中に形成されているが、その図示及び説明は
省略する。

次に第２図に示すように、全面に例えば多結晶シリコン
膜１０を形成し、この多結晶シリコン膜ｌＯに例えばホ
ウ素のようなｐ型不純物をドープして低抵抗化した後、
この多結晶シリコン膜ｌＯをエツチングによりパターン
ニングして所定形状とする。この所定形状の多結晶シリ
コン膜１０がベース引き出し電極を構成する。次に、前
記多結晶シリコン１１１０の表面を熱酸化することによ
り例えば５ｉＯｚ膜のような絶縁膜１１を形成した後。

この絶縁１１１１１をマスクとして前記酸化防止膜６を
エツチングし、さらにこの酸化防止膜６をマスクとして
絶縁膜５をエツチングすることにより開口１２．１３を
形成する。次に、全面に例えば多結晶シリコン膜１４を
形成した後、この多結晶シリコン膜１４をエツチングに
よりパターンニングして所定形状とする。

次に第３図に示すように、高速トランジスタ部の表面を
例えばフォトレジスト１５で覆い、このフォトレジスト
１５をマスクとして例えばホウ素のようなＰ型不純物を
高耐圧トランジスタ部の多結晶シリコンｌ［１４にイオ
ン打ち込みする０次に、前記フォトレジスト１５を除去
した後、アニールを行うことにより前記多結晶シリコン
膜１４中のホウ素をエピタキシャル層３中に拡散させ、
これにより高耐圧トランジスタ部に例えばｐ型のべ一大
領域１６を形成する。

次に第４図に示すように１例えばホウ素のようなＰ型不
純物及び例えばヒ素のようなｎ型不純物を多結晶シリコ
ン膜１４に順次イオン打ち込みした後、アニールを行う
。これによって、この多結晶シリコン膜１４中のホウ素
及びヒ素がエピタキシャル層３中に同時拡散する。この
場合、この同時拡散の際には既述のようにホウ素の拡散
が著しく抑制されるため、高速トランジスタ部に例えば
Ｐ型の極めて浅い（例えば接合深さ０．２μｍ程度以下
）ベース領域１７が形成される。一方、高耐圧トランジ
スタ部に既に形成されている前記ベース領域１６はこの
同時拡散によりホウ素がさらに拡散されるため例えば接
合深さ０．３μｍ程度に深くなる。これと同時に、これ
らのベース領域１６．１７中に例えばｎ′″型の浅い（
例えば接合深さＯ，ｌμｒｎ程度）エミッタ領域１８が
それぞれ形成される。このようにして、エミッタ領域１
８、ベース領域１６及びこのベース領域１６の下方にお
けるエピタキシャル層３から成るコレクタ領域により高
耐圧トランジスタが構成されると共に。

エミッタ領域１８．ベース領域１７及びこのベース領域
１７の下方におけるエピタキシャル層３から成るコレク
タ領域により高速トランジスタが構成される。前記高耐
圧トランジスタ部のＡ−Ａ線に沿っての不純物濃度分布
及び前記高速トランジスタ部のＢ−Ｂ線に沿っての不純
物濃度分布をそれぞれ第５図及び第６図に示す。

上述のことかられかるように、前記高耐圧トランジスタ
のベース幅Ｗ、は例えば０．２μｍ程度と広くすること
ができるので、パンチスルーが起きにくくなり、従って
ＢＶｃｌ−ｏを例えば６ｖ程度以上に向上させることが
できる。このため、この高耐圧トランジスタでＬＳＩの
出力回路を組むことにより、外部のＬＳＩ等の駆動能力
を高くすることができる。一方、高速トランジスタのベ
ース幅ＷＢは１例えば０．１μｍ程度以下と極めて狭く
することができるので、遮断周波数ｆＴが向上し、従っ
て高速動作化を図ることができる。また、この高速トラ
ンジスタのＢＶＯＥＯは例えば３ｖ程度の値を確保する
ことができるので、例えば内部回路を組むためのトラン
ジスタとして十分な耐圧を有する。また、上述のことか
ら、高い駆動能力を保持しつつＬＳＩ全体としての動作
速度の向上を図ることが可能となる。

第４図に示す状態まで工程を終了した後、前記エミッタ
領域１８、ベース領域１６．１７及びコレクタ領域用の
例えばアルミニウム電極を形成して、目的とするバイポ
ーラＬＳＩを完成させる。

上述のように構成された本実施例によるバイポーラＬＳ
Ｉによれば、コレクタ・エミッタ間に印加される電圧振
幅が小さく、かつ高速スイッチングが要求される内部回
路等にはベース幅Ｗ、の狭い高速トランジスタを用い、
エミッタ・コレクタ間に印加される電圧振幅が大きい、
すなわち大きなりＶｅＥａを必要とする出力回路等には
高耐圧トランジスタを用いることが可能となる。すなわ
ち、用途に応じてトランジスタの性能を選択することが
可能となるので、ＬＳＩの回路設計が容易となる。

また、上述の製造方法によれば、第３図に示すフォトレ
ジスト１５を形成する工程、多結晶シリコン膜１４中に
不純物を導入する工程及びこの多結晶シリコン膜１４か
らエピタキシャル層３中に不純物を拡散させる工程を通
常の製造工程に追加するだけで上述のように高速トラン
ジスタと高耐圧トランジスタとを同時に形成することが
でき、製造工程が簡単である。

以上１本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

例えば、上述の実施例においては、耐圧が互いに異なる
二種類のバイポーラトランジスタを有するバイポーラＬ
ＳＩについて説明したが１例えば耐圧が互いに異なる三
種類以上のバイポーラトランジスタを有するバイポーラ
ＬＳＩに本発明を適用することも可能である。また１本
発明は、例えばバイポーラ−ＣＭＯ６ＬＳＩ等のパイボ
ーラトランジスタを有する各種半導体集積回路装置に適
用することが可能である。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、半導体集積回路装置の回路設計を容易にし高
速かつ高駆動能力をもつＬＳＩを実現することができる
。

【図面の簡単な説明】

第１図〜第４図は、本発明の一実施例によるバイポーラ
ＬＳＩの製造方法の一例を工程順に説明するための断面
図。 第５図は、第４図のＡ−Ａ線に沿っての不純物濃度分布
の一例を示すグラフ、 第６図は、第４図のＢ−Ｂ線に沿っての不純物濃度分布
の一例を示すグラフである。 図中、１・・・半導体基板、２・・・埋め込み層、３・
・・エピタキシャル層、４・・・フィールド絶縁膜、５
．１１・・・絶縁膜、９・・・グラフトベース領域、１
Ｏ１１４・・・多結晶シリコン膜、１６．１７・・・ベ
ース領域、１８・・・エミッタ領域である。 第　　１　　図 第　　２　　図 第８図 第　　４　　心

Claims (1)

1. 【特許請求の範囲】 １　互いに耐圧の異なる複数のバイポーラトランジスタ
   を有する半導体集積回路装置であって、前記複数のバイ
   ポーラトランジスタのベース幅が互いに異なることを特
   徴とする半導体集積回路装置。 ２　前記複数のバイポーラトランジスタのうちの耐圧の
   高いバイポーラトランジスタのベース幅が耐圧の低いバ
   イポーラトランジスタのベース幅よりも大きいことを特
   徴とする特許請求の範囲第１項記載の半導体集積回路装
   置。 ３　前記半導体集積回路装置がバイポーラＬＳＩである
   ことを特徴とする特許請求の範囲第１項又は第２項記載
   の半導体集積回路装置。