JPS63106057A - デイスクキヤツシユシステム - Google Patents

デイスクキヤツシユシステム

Info

Publication number
JPS63106057A
JPS63106057A JP61251403A JP25140386A JPS63106057A JP S63106057 A JPS63106057 A JP S63106057A JP 61251403 A JP61251403 A JP 61251403A JP 25140386 A JP25140386 A JP 25140386A JP S63106057 A JPS63106057 A JP S63106057A
Authority
JP
Japan
Prior art keywords
disk
disk cache
cache
command
sector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61251403A
Other languages
English (en)
Inventor
Shinzo Masui
増井 新造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP61251403A priority Critical patent/JPS63106057A/ja
Publication of JPS63106057A publication Critical patent/JPS63106057A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスクキャッシュシステム、特にブリフェッ
チ機能を簡単なアルゴリズムで済むものとし、又、処理
スピードの7−7プを図ったディスクキャッシュシステ
ムに関する。
〔従来の技術〕
一般的なディスクキヤシシュシステムは、ブリフェッチ
機能によってディスクの先読み処理を行なった場合に、
次のコマンドがきた時は、そのコマンド処理はその以前
の処理が終Yしてから順次行なわれるものとなっていた
〔発明が解決しようとする問題点〕
しかしながら、上記したような従来のディスクキャッシ
ュシステムによると、ブリフェッチ機能によってディス
クの先読み処理が行なわれると次にきたコマンドの処理
は待たされる結果となり処理スピードが遅くなってしま
うもので、又、そのブリフェッチ機能も種々のアルゴリ
ズムが採用されているために非常に複雑なものとなって
いた。
そこで、本考案は係る従来の技術の問題点に着目してな
されたもので、かかる問題点を解消して処理スピードを
アップし、しかもブリフェッチ機能のアルゴリズムも簡
単なもので済むようにしたディスクキャッシュシステム
を提供することを目的としている。
〔問題点を解決しようとするための手段〕この目的を達
成するために、本発明に係るディスクキャー2シユシス
テムは、ホス)CPUと。
ディスクと導通するディスクキャー、シュ制御部とより
なり、前記ディスクキャッシュ制御部は前記ホストCP
Uとのインターフェースとなるキャッシュコントロール
レジスタと、ディスク処理を行なうディスク制御部と、
前記キャッシュコントロールレジスタにおき込まれた情
報によって前記ディスク制御部に情報を渡すディスクキ
ャッシュCPUと、ディスクキャッシュメモリとから構
成されていることを特徴としている。
〔作用〕
ト記したようにディスクキャッシュシステムを構成する
ことによって、ブリフェッチ機能によってディスクの先
読み処理が行なわれた場合でも、次のコマンドがきた時
には割り込みが発生して直ちに該当するコマンドを実行
することができることとなり、処理のスピードがアップ
され、又、あるブロックをアクセスした時は無条件でそ
の後の連続ブロックを読むというブリフェッチ機能とし
であるためにアルゴリズムも簡単なもので済むこととな
るのである。
〔実施例〕
次に、本発明の実施の一例を第1図乃至第2図を参照し
て詳細、に説明する。
第1図は本発明に係るディスクキャッシュシステムのブ
ロック図であり、図中1はホス)CPU、2はディスク
キャッシュ制御部を示している。このディスクキャッシ
ュ制御部2はディスク3と導通されるものとなっており
、前記したホス)CPUIとこのディスクキャッシュ制
御部2どのインターフェースとなるキャッシュコントロ
ールレジスタ4が設けられている。このキャッシュコン
トロールレジスタ4は、例えばコマドレジスタ、セクタ
ーカウントレジスタ等々のレジスタ群となっている。
又、図中5は前記ディスク3の処理を行なうディスク制
御部であり、このディスク制御部5には前記キャッシュ
コントロールレジスタ4に書き込まれた情報に基いてデ
ィスクキャッシュCPU6から情報が渡されるものとな
っている。
更に、図中7は前記ディスク3及びディスクキャッシュ
CPU6と導通するディスクキャッシュメモリである。
ここで、前記ディスクキャッシュCPU6から割り込み
ボート8を介してホス)CPUIへなされる割り込み(
INT)はそのホストCPU1ヘデイスク処理が終了し
たことを通知するものである。又、前記キャッシュコン
トロールレジスタ4のコマンドレジスタにホストCPU
Iがコマンドを潟き込むと、このキャッシュコントロー
ルレジスタ4からディスクキャシュCPU5に対して割
り込みが発生し、これを契機としてディスクキャッシュ
CPU5のコマンド処理が開始されるものとなっている
更に、ディスク制御部5によってディスク処理が終了す
ると割り込みが発生し、リード/ライトセクター数をキ
ャッシュコントロールレジスタ4のセクターカウントレ
ジスタに書き込まれると、リード/ライトコマンドによ
り連続セクターのリード/ライトが可能であるが、前記
した割り込みは1セクター毎に発生するものとなってい
る。
更に、第2図に示すのは本発明に係るディスクコマンド
の割り込みがあると、残セクター読み込みがある場合、
その処理を中止しコマンドの解析が行なわれる。コマン
ドの解析に読いて、コマンドがリードコマンドか否かを
判定する。リードコマンドでない場合はライト、シーク
等ディスクキャッシュ処理を行ない次のディスクコマン
ド割り込み待ちとなっている。
前記コマンドがリードコマンドである場合は、該当セク
ターより同一トラック内の最終セクターまでの読み込み
を開始する1次に現セクターが該当セクター(HO3T
の読み込み対象セクター)であるか否かを判定する。現
セクターが該当セクターでない場合は現セクターがヒツ
トか否かを判定し、ヒツトしていない場合は原セクター
を読み込みキャッシュメモリヘステージングする。ヒツ
トした場合はステージング処理はしない0次に原セクタ
ーを更新し、残りセクターが在る場合は再び現セクター
が該当セクターかどうかの判定処理から再開する。残セ
クターがない場合は次のディスクコマンド割り込み待ち
処理に移る。現セクターが該当セクターである場合は、
該当セクターがヒツトしているか否かを判定する。ヒツ
トしていない場合は該当セクターを読み込みキャッシュ
メモリヘステージングする。ヒツトした場合はステージ
ング処理はスキップする0次にキャッシュメモリより該
邑セクターのデータを取り出して、ホスト側へ転送する
0次に該当セクターを全てリードしたか否かを判定する
。全てリードした時はホストへ終了を通知する(割り込
みによる通知)、ホストは終了を通知された後は次のコ
マンドを発することが可能である。該当セクターを全て
リードしていない場合は現セクターを更新する0次に歿
セクターが在りか否かを判定し、在る場合は現セクター
が該当セクターか否かの判定より処理を再開する。残セ
クターが無い場合は次のディスクコマンド待ち処理へ移
るようになっている。
〔発明の効果〕
E述したように本発明に係るディスクキャッシュシステ
ムによれば、ブリフェッチ機能があるブロックをアクセ
スした時に、無条件でその後の連続ブロックを読むため
にアルゴリズムが簡単なもので済むこととなっており、
又、前記したプリフェッチ機能によってディスクの先読
みをした場合でも、次のコマンドがきた時は割り込みが
発生して、直ちに該当のコyンドを実行することができ
るので処理のスピードがアップされるものとなっている
【図面の簡単な説明】
第1図は本発明に係るディスクキャッシュシステムのブ
ロック図、第2図は同処理を表わすフローチャート図で
ある。 1・・・ホストCPU 2・・・ディスクキャッシュ制御部 3・・・ディスク 4・・・キャッシュコントロールレジスタ5・・・ディ
スク制御部 6・・・ディスクキャッシュCPU 7・・・ディスクキャー7シユメモリ 第1図

Claims (1)

    【特許請求の範囲】
  1. ホストCPUと、ディスクと導通するディスクキャッシ
    ュ制御部とよりなり前記ディスクキャッシュ制御部は前
    記ホストCPUとのインターフェースとなるキャッシュ
    コントロールレジスタと、ディスク処理を行なうディス
    ク制御部と、前記キャッシュコントロールレジスタに書
    き込まれた情報によって前記ディスク制御部に情報を渡
    すディスクキャッシュCPUと、ディスクキャッシュメ
    モリとから構成されていることを特徴とするディスクキ
    ャッシュシステム。
JP61251403A 1986-10-22 1986-10-22 デイスクキヤツシユシステム Pending JPS63106057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61251403A JPS63106057A (ja) 1986-10-22 1986-10-22 デイスクキヤツシユシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61251403A JPS63106057A (ja) 1986-10-22 1986-10-22 デイスクキヤツシユシステム

Publications (1)

Publication Number Publication Date
JPS63106057A true JPS63106057A (ja) 1988-05-11

Family

ID=17222323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61251403A Pending JPS63106057A (ja) 1986-10-22 1986-10-22 デイスクキヤツシユシステム

Country Status (1)

Country Link
JP (1) JPS63106057A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172186A (ja) * 1983-03-18 1984-09-28 Fujitsu Ltd キヤツシユ・メモリ制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172186A (ja) * 1983-03-18 1984-09-28 Fujitsu Ltd キヤツシユ・メモリ制御方式

Similar Documents

Publication Publication Date Title
JPS63106057A (ja) デイスクキヤツシユシステム
JPS63163929A (ja) マイクロプロセツサ
JP2695156B2 (ja) 情報処理装置
JPH0377137A (ja) 情報処理装置
JPH0552539B2 (ja)
JPS6125168B2 (ja)
JPS61217834A (ja) デ−タ処理装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPH0241770B2 (ja)
JP2806690B2 (ja) マイクロプロセッサ
JPH08286914A (ja) メモリ制御装置
JPH0520188A (ja) キヤツシユ制御装置
JPH02132515A (ja) 先読み制御方式
JPS62151936A (ja) マイクロプロセツサに内蔵されるキヤツシユ回路
JPS5925264B2 (ja) ベクトル命令処理方式
JPH05257807A (ja) キャッシュメモリ制御装置
JP2917384B2 (ja) 情報処理装置
JPH04290130A (ja) プロセッサのエラー管理方式
JPS62271029A (ja) デイスクキヤツシユ制御方式
JPS6191725A (ja) アドレスマツチ制御方式
JPS63313252A (ja) キヤツシユシステム
JPH0628268A (ja) マイクロプロセッサ i/oアクセス トレース方式
JPH05334074A (ja) マイクロプロセッサ
JPH04182750A (ja) データ処理装置
JPS62219128A (ja) デ−タ処理装置