JPS63104345A - 半導体装置の測定方法 - Google Patents
半導体装置の測定方法Info
- Publication number
- JPS63104345A JPS63104345A JP25100986A JP25100986A JPS63104345A JP S63104345 A JPS63104345 A JP S63104345A JP 25100986 A JP25100986 A JP 25100986A JP 25100986 A JP25100986 A JP 25100986A JP S63104345 A JPS63104345 A JP S63104345A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- measuring
- mosfet
- semiconductor device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 title claims description 10
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000008188 pellet Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000010338 mechanical breakdown Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の測定方法に関し、特に絶縁ゲート
型電界効果トランジスタ（以下ＭＯｓＦＥＴと呼ぶ）を
有する半導体装置の静電破壊耐量の測定方法に関する。
型電界効果トランジスタ（以下ＭＯｓＦＥＴと呼ぶ）を
有する半導体装置の静電破壊耐量の測定方法に関する。
従来この種の半導体装置の静電破壊耐量の測定方法とし
ては、第２図の回路図に示す様なＣチャージテストが知
られている。すなわち、第２図においてコンデンサ２１
を電圧■に充電しその充電したエネルギーを被測定素子
２２の端子に印加し素子の破壊の有無を調べるのである
。この場合印加したエネルギーはＥ ＝ （−ＣＶ”で
表わされる。ここでＣ：コンデンサ２１の容量Ｖ：充電
した電圧である。
ては、第２図の回路図に示す様なＣチャージテストが知
られている。すなわち、第２図においてコンデンサ２１
を電圧■に充電しその充電したエネルギーを被測定素子
２２の端子に印加し素子の破壊の有無を調べるのである
。この場合印加したエネルギーはＥ ＝ （−ＣＶ”で
表わされる。ここでＣ：コンデンサ２１の容量Ｖ：充電
した電圧である。
一般にＭＯＳＦＥＴは静電破壊に弱い半導体装置と云わ
れている。特に素子の性能を高めるためゲート酸化膜は
より薄く設計される傾向にある。一方ＭＯＳ構造におけ
る絶縁耐圧ＢＹはゲート酸化膜厚ｔｏｘとＢＶ＝に＊ｊ
ｏｘの関係にある。（Ｋは比例定数。）従って静電破壊
耐量は低下する方向である。このようなＭＯＳＦＥＴに
おいてはその製造プロセス上の条件のバラツキが原因と
なって静電破壊耐量の劣小素子は、製造工程中のチェッ
クで除去しなければならない。しかしながら上述した従
来の測定方法では素子の静電破壊耐量を正確に知るには
、その素子を破壊させるまでサージエネルギーを印加し
なければならず全数の素子を測定する場合には適用でき
なかった。又破壊させないで測定する場合は素子にサー
ジエネルギーを印加することがその素子の特性を劣化せ
しめる危険性を伴なうので破壊するエネルギーより充分
低いエネルギー印加にとどめていたのでその確度は非常
に低いという欠点があった。
れている。特に素子の性能を高めるためゲート酸化膜は
より薄く設計される傾向にある。一方ＭＯＳ構造におけ
る絶縁耐圧ＢＹはゲート酸化膜厚ｔｏｘとＢＶ＝に＊ｊ
ｏｘの関係にある。（Ｋは比例定数。）従って静電破壊
耐量は低下する方向である。このようなＭＯＳＦＥＴに
おいてはその製造プロセス上の条件のバラツキが原因と
なって静電破壊耐量の劣小素子は、製造工程中のチェッ
クで除去しなければならない。しかしながら上述した従
来の測定方法では素子の静電破壊耐量を正確に知るには
、その素子を破壊させるまでサージエネルギーを印加し
なければならず全数の素子を測定する場合には適用でき
なかった。又破壊させないで測定する場合は素子にサー
ジエネルギーを印加することがその素子の特性を劣化せ
しめる危険性を伴なうので破壊するエネルギーより充分
低いエネルギー印加にとどめていたのでその確度は非常
に低いという欠点があった。
本発明の静電破壊耐量の測定方法は、半導体装置の同一
ペレットに設けたチェック素子の絶縁耐圧を測定するこ
とによ、９Ｍ０８ＦＥＴの静電破壊耐量を測定するので
ある。
ペレットに設けたチェック素子の絶縁耐圧を測定するこ
とによ、９Ｍ０８ＦＥＴの静電破壊耐量を測定するので
ある。
次に本発明について図面を参照して説明する。
第１図は本発明の測定方法の概念図である。１はＭＯＳ
Ｂ”ＥＴ ２はチェック素子である。
Ｂ”ＥＴ ２はチェック素子である。
第３図は第１図のチェック素子２のＡ −Ａ’間の縦断
面図である。Ｐ型Ｓｉ基板３１に高濃度のＰ型拡散層３
２を設けしかる後にＭＯＳＦＥＴのゲート酸化膜を形成
する工程で同時には化膜３３を形成しＰ型拡散層３２を
開孔しアルミ電極３４・３５を形成する。このようなチ
ェック素子の酸化膜３：３はＭＯＳ１ｉ’ＥＴのゲート
酸化膜の全く同等の膜厚、膜質を有し、アルミ電極３４
・３５の間に電圧を印加しチェック素子が破壊する電圧
を測定することによｆｉＭＯＳＦＥＴの静電破壊耐量の
推定が確度良く出来る。第４図にチェック素子の絶縁耐
圧ＢＶとＭＯＳＦＥＴの静電破壊１−ＨＥＥＳＤの相関
例を示す。
面図である。Ｐ型Ｓｉ基板３１に高濃度のＰ型拡散層３
２を設けしかる後にＭＯＳＦＥＴのゲート酸化膜を形成
する工程で同時には化膜３３を形成しＰ型拡散層３２を
開孔しアルミ電極３４・３５を形成する。このようなチ
ェック素子の酸化膜３：３はＭＯＳ１ｉ’ＥＴのゲート
酸化膜の全く同等の膜厚、膜質を有し、アルミ電極３４
・３５の間に電圧を印加しチェック素子が破壊する電圧
を測定することによｆｉＭＯＳＦＥＴの静電破壊耐量の
推定が確度良く出来る。第４図にチェック素子の絶縁耐
圧ＢＶとＭＯＳＦＥＴの静電破壊１−ＨＥＥＳＤの相関
例を示す。
以上説明したように本発明は、ＭＯＳＦ’ＥＴのゲート
酸化膜と同一工程で形成し、全く膜厚膜質の酸化膜を用
い１ヒＭ０８ｇ造のチェック素子の絶縁耐圧を測定する
ことによりご〜ｔＯ８Ｆ”ＥＴをｖＬ壊したり特性劣化
を起こせしめずにＭＯＳＦＥＴの静・メイ破壊耐量のチ
ェックができる効果がある。
酸化膜と同一工程で形成し、全く膜厚膜質の酸化膜を用
い１ヒＭ０８ｇ造のチェック素子の絶縁耐圧を測定する
ことによりご〜ｔＯ８Ｆ”ＥＴをｖＬ壊したり特性劣化
を起こせしめずにＭＯＳＦＥＴの静・メイ破壊耐量のチ
ェックができる効果がある。
第１図は本発明の半導体装置の測定方法の概念図。
１・・・・・・ＭＯＳＦＥＴ、２・・・・・・チェック
素子第２図は従来の半導体装置の測定方法。 ２１・・・・・・コンデンサ、２２・・・・・・被測定
素子第３図は第１図Ａ−Ａ線縦断面図。 ３１・・・・・・ＰｉＳｉ基板、３２・・・・・・高濃
度Ｐ型拡散層、３３・・・・・・酸化膜、３４．３５・
・・・・・アルミ電極 第４図チェック素子の絶縁耐圧ＢＶとＭＯＳＦＥＴの静
電破壊耐量エネルギーＥＥｓＤの相関例。 ′斥、； 代理人 弁理士 内 原 召・１・、 ハ第
２ ■
素子第２図は従来の半導体装置の測定方法。 ２１・・・・・・コンデンサ、２２・・・・・・被測定
素子第３図は第１図Ａ−Ａ線縦断面図。 ３１・・・・・・ＰｉＳｉ基板、３２・・・・・・高濃
度Ｐ型拡散層、３３・・・・・・酸化膜、３４．３５・
・・・・・アルミ電極 第４図チェック素子の絶縁耐圧ＢＶとＭＯＳＦＥＴの静
電破壊耐量エネルギーＥＥｓＤの相関例。 ′斥、； 代理人 弁理士 内 原 召・１・、 ハ第
２ ■
Claims (1)
- 絶縁ゲート型電界効果トランジスタを有し、そのゲー
ト酸化膜と同一工程で形成された酸化膜をもつＭＯＳ構
造のチェック素子を形成し、該チェック素子の絶縁耐圧
を測定することにより前記絶縁ゲート型電界効果トラン
ジスタの静電破壊耐量を測定することを特徴とする半導
体装置の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25100986A JPS63104345A (ja) | 1986-10-21 | 1986-10-21 | 半導体装置の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25100986A JPS63104345A (ja) | 1986-10-21 | 1986-10-21 | 半導体装置の測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63104345A true JPS63104345A (ja) | 1988-05-09 |
Family
ID=17216281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25100986A Pending JPS63104345A (ja) | 1986-10-21 | 1986-10-21 | 半導体装置の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63104345A (ja) |
-
1986
- 1986-10-21 JP JP25100986A patent/JPS63104345A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486772A (en) | Reliability test method for semiconductor trench devices | |
| US3882391A (en) | Testing the stability of MOSFET devices | |
| JPS647633A (en) | Method of screening gate oxide film on semiconductor | |
| US6456082B2 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
| JPH09129695A (ja) | 誘電体膜評価用テスト構造 | |
| JPS63104345A (ja) | 半導体装置の測定方法 | |
| JPH0450674A (ja) | 絶縁破壊評価用試験素子 | |
| US6377067B1 (en) | Testing method for buried strap and deep trench leakage current | |
| JP3736740B2 (ja) | 絶縁膜容量評価装置および絶縁膜容量評価方法 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JP2585556B2 (ja) | 半導体集積回路装置 | |
| JP3223516B2 (ja) | 帯電量測定用半導体装置 | |
| JPS6148927A (ja) | 半導体装置 | |
| JPH0936189A (ja) | 半導体装置およびその検査方法 | |
| JPH036661B2 (ja) | ||
| TW502364B (en) | Test pattern for integrated circuit | |
| JPH03239973A (ja) | 経時絶縁破壊測定用素子 | |
| JPH05335396A (ja) | 試験用半導体装置及びその試験方法 | |
| JP2004031465A (ja) | 損傷評価用ウエハ及びウエハ損傷評価方法 | |
| JP2548160B2 (ja) | 半導体装置 | |
| US3478260A (en) | Testing for the presence of a contaminant in an insulating or semiconducting medium | |
| JPS61276335A (ja) | 半導体集積回路装置 | |
| JPS6242378B2 (ja) | ||
| JPS632338A (ja) | 封止樹脂評価用半導体装置 | |
| JPH0237764A (ja) | Ｍｏｓ型半導体装置 |