JPS6310246A - マイクロプロセサのアドレス出力方式 - Google Patents
マイクロプロセサのアドレス出力方式Info
- Publication number
- JPS6310246A JPS6310246A JP61155561A JP15556186A JPS6310246A JP S6310246 A JPS6310246 A JP S6310246A JP 61155561 A JP61155561 A JP 61155561A JP 15556186 A JP15556186 A JP 15556186A JP S6310246 A JPS6310246 A JP S6310246A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- address information
- address
- output
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ１０セサに関し、特に中央処理装置ボ
ード設計とＩ ＣＥ （Ｉｎ Ｃ１ｒｃｕｉｔ、 Ｅｍ
ｕｌａｔ、。
ード設計とＩ ＣＥ （Ｉｎ Ｃ１ｒｃｕｉｔ、 Ｅｍ
ｕｌａｔ、。
「）デバッグ装置に対するアドレスを出力するマイクロ
プロセサのアドレス出力方式に関する。
プロセサのアドレス出力方式に関する。
従来、この種のマイクロ１０セサは、ＬＳＩの外部端子
にモード切替信号線を有しており、該端子を半固定的に
高レベル／低レベルにセットすることにより、該マイク
ロプロセサの外部アドレス出力として論理アドレス情報
／物理アドレス情報のどちらか一方を取出す方式であっ
た。
にモード切替信号線を有しており、該端子を半固定的に
高レベル／低レベルにセットすることにより、該マイク
ロプロセサの外部アドレス出力として論理アドレス情報
／物理アドレス情報のどちらか一方を取出す方式であっ
た。
上述した従来のマイクロプロセサでは、ある１つのデー
タのアドレス情報に関しては、論理アドレス情報か又は
物理アドレス情報かの１方しか取出すことができないの
で、ＩＣＥデバッグ装置のように１つのデータに対して
両方のアドレス情報を得るためには、２つのマイクロプ
ロセサが必要であるという欠点がある。
タのアドレス情報に関しては、論理アドレス情報か又は
物理アドレス情報かの１方しか取出すことができないの
で、ＩＣＥデバッグ装置のように１つのデータに対して
両方のアドレス情報を得るためには、２つのマイクロプ
ロセサが必要であるという欠点がある。
本発明の目的は、１つのマイクロプロセサな使って論理
アドレス情報と物理アドレス情報との両方を外部に取出
すことができるマイクロプロセサのアドレス出力方式を
提供することにある。
アドレス情報と物理アドレス情報との両方を外部に取出
すことができるマイクロプロセサのアドレス出力方式を
提供することにある。
本発明の構成は、中央処理装置とメモリ管理ユニ・ソト
とを内蔵するマイクロプロセサのアドレス出力方式にお
いて、前記中央処理装置の出力である論理アドレスと前
記メモリ管理ユニットの出力である物理アドレスとの両
方のアドレス情報を時分割多重化して、前記マイクロプ
ロセサの外部のアドレス出力信号線上に出力することを
特徴とする。
とを内蔵するマイクロプロセサのアドレス出力方式にお
いて、前記中央処理装置の出力である論理アドレスと前
記メモリ管理ユニットの出力である物理アドレスとの両
方のアドレス情報を時分割多重化して、前記マイクロプ
ロセサの外部のアドレス出力信号線上に出力することを
特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を含むブロック図、第２図は
本実施例のタイムチャートである。マイクロプロセサ１
は、中央処理装置（ＣＰＵ）２とメモリ管理ユニット（
ＭＭＵ）３を内蔵し、その外部出力アドレス信号線６の
上に、論理アドレス情報（ＬＡ）４と物理アドレス情報
（ＰＡ）５とがそれぞれ出力ゲート回路７．８を介して
時分割多重化される。これは第２図のクロック信号１１
をカウントダウンした時刻ｔｐ、ｔｚにて外部出力アド
レス信号１２上にＰＡ、ＬＡとして多重化されている様
子を示す。
本実施例のタイムチャートである。マイクロプロセサ１
は、中央処理装置（ＣＰＵ）２とメモリ管理ユニット（
ＭＭＵ）３を内蔵し、その外部出力アドレス信号線６の
上に、論理アドレス情報（ＬＡ）４と物理アドレス情報
（ＰＡ）５とがそれぞれ出力ゲート回路７．８を介して
時分割多重化される。これは第２図のクロック信号１１
をカウントダウンした時刻ｔｐ、ｔｚにて外部出力アド
レス信号１２上にＰＡ、ＬＡとして多重化されている様
子を示す。
第１図でマイクロプロセサｌの外部には、外部出力アド
レス信号線６と接続されたアドレスラッチ回路（ＬＡ＞
９と（ＰＡ）１０を有し、時分割多重化された信号から
論理アドレス情報ＬＡ４と物理アドレス情報ＰＡ５が取
出される。これは第２図のクロック時刻ｔｐ、ｔｚから
少し遅れた時刻ｔｐ’、ｔｚ’にて外部出力アドレス信
号１２上のＰＡ、ＬＡがそれぞれアドレスラッチ回路の
出力信号１３．１４上に取出されている様子を示す。
レス信号線６と接続されたアドレスラッチ回路（ＬＡ＞
９と（ＰＡ）１０を有し、時分割多重化された信号から
論理アドレス情報ＬＡ４と物理アドレス情報ＰＡ５が取
出される。これは第２図のクロック時刻ｔｐ、ｔｚから
少し遅れた時刻ｔｐ’、ｔｚ’にて外部出力アドレス信
号１２上のＰＡ、ＬＡがそれぞれアドレスラッチ回路の
出力信号１３．１４上に取出されている様子を示す。
以上説明したように本発明は、１つのマイクロプロセサ
を使って論理アドレス情報と物理アドレス情報との両方
を時分割してマイクロプロセサの外部に取出すことが出
来る。これによってＩＣＥデバ・ソゲ装置のように論理
アドレスと物理アドレスの両方を必要とするシステムに
対して１つのマイクロプロセサで必要機能を提供できる
効果がある。
を使って論理アドレス情報と物理アドレス情報との両方
を時分割してマイクロプロセサの外部に取出すことが出
来る。これによってＩＣＥデバ・ソゲ装置のように論理
アドレスと物理アドレスの両方を必要とするシステムに
対して１つのマイクロプロセサで必要機能を提供できる
効果がある。
第１図は本発明の一実施例を含むブロック図、第２図は
本実施例のタイムチャートである。 １・・・マイクロプロセサ、２・・・中央処理装置（Ｃ
ＰＵ）、３・・・メモリ管理ユニッ１−（ＭＭＵ）、４
・・・論理アドレス情報（ＬＡ）、５・・・物理アドレ
ス情報（ＰＡ）、６・・・外部出力アドレス信号線、７
・・・ＬＡの出力ゲート回路、８・・・ＰＡの出力ゲー
ト回路、９・・・ＬＡのアドレスラッチ回路、１０・・
・ＰＡのアドレスラ・ソチ回路。 １ｉノ 第２図
本実施例のタイムチャートである。 １・・・マイクロプロセサ、２・・・中央処理装置（Ｃ
ＰＵ）、３・・・メモリ管理ユニッ１−（ＭＭＵ）、４
・・・論理アドレス情報（ＬＡ）、５・・・物理アドレ
ス情報（ＰＡ）、６・・・外部出力アドレス信号線、７
・・・ＬＡの出力ゲート回路、８・・・ＰＡの出力ゲー
ト回路、９・・・ＬＡのアドレスラッチ回路、１０・・
・ＰＡのアドレスラ・ソチ回路。 １ｉノ 第２図
Claims (1)
- 中央処理装置とメモリ管理ユニットとを内蔵するマイク
ロプロセサにおいて、前記中央処理装置の出力である論
理アドレスと前記メモリ管理ユニットの出力である物理
アドレスとの両方のアドレス情報を時分割多重化して、
前記マイクロプロセサの外部のアドレス出力信号線上に
出力することを特徴とするマイクロプロセサのアドレス
出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155561A JPS6310246A (ja) | 1986-07-01 | 1986-07-01 | マイクロプロセサのアドレス出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155561A JPS6310246A (ja) | 1986-07-01 | 1986-07-01 | マイクロプロセサのアドレス出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310246A true JPS6310246A (ja) | 1988-01-16 |
Family
ID=15608745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155561A Pending JPS6310246A (ja) | 1986-07-01 | 1986-07-01 | マイクロプロセサのアドレス出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310246A (ja) |
-
1986
- 1986-07-01 JP JP61155561A patent/JPS6310246A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716526A (en) | Multiprocessor system | |
| JPS57117027A (en) | Signal sending and receiving circuit | |
| KR970059947A (ko) | 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법 | |
| KR970062925A (ko) | 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법 | |
| JPS6310246A (ja) | マイクロプロセサのアドレス出力方式 | |
| KR920006870A (ko) | 데이터 처리장치 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| KR910012919A (ko) | 주(main) CPU 감시장치 | |
| KR100446282B1 (ko) | 시스템 버스 인터페이스 회로 | |
| JP3200821B2 (ja) | 半導体集積回路システム | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPH04155481A (ja) | マイクロプロセッサ | |
| KR910010286A (ko) | 비디오 디스플레이 어뎁터 | |
| KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
| JPS61141038A (ja) | マイクロプログラム制御処理装置 | |
| JPS63282865A (ja) | 入出力回路 | |
| JPH03276218A (ja) | 電子回路制御装置 | |
| JPH0661070B2 (ja) | インターフェース変換装置 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPH0497457A (ja) | キャッシュ・コントローラ | |
| JPH02157958A (ja) | 半導体装置 | |
| JPS62165261A (ja) | マイクロプロセツサボ−ド | |
| JPS5659335A (en) | Bus check system | |
| KR920005662A (ko) | 디지탈 전자 교환기의 피시엠 데이타 접속 장치 회로 | |
| JPH02153451A (ja) | バス制御方式 |