JPS629912B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は文字等をドツトによりマトリツクス状
に印刷するプリンタにおいて、横書き・縦書きの
両方を簡単な回路で実現するドツトパターン発生
方法に関するものである。

通常、縦１列に配列した複数の印刷素子が設け
られたドツトヘツドをスペーシングさせ、デイス
プレイ装置に表示されたデータをモニタ印刷し、
あるいは単票等に漢字を縦書きしようとすると、
ドツトとして記憶しているパターンの出力を取り
出すとき、横書きを縦書きに変換してから印刷素
子に供給しなければならない。従来、このような
変換は、パターンメモリから出力を取り出すとき
にドツトパターンの読み出し順序を切替えるとか
一旦RAMへ横書時の順で書き込み、カウンタを
最終アドレスからダウンカウントするようにして
行なわれていた。しかしながら、前者の場合はパ
ターンメモリの読み出し順序を切替えるのにアド
レスカウンタからのアドレスデータをアドレス変
換回路に入力しているが、このアドレス変換回路
は一般に融通性に乏しく、たとえば１文字を構成
するドツト数が変わると回路の追加、変更などが
必要となり、種々のサイズの文字を印字する場合
には不適当である。また、後者の場合は一旦
RAMへ横書きの順で書き込まれたデータの最終
アドレスを行カウンタまたは列カウンタにセツト
した後その行カウンタまたは列カウンタをカウン
トダウンさせるので、１文字を構成するドツト数
が変わつても変換することは可能であるが、カウ
ンタは可逆性であることを必要とし、カウンタの
制御が複雑になるなどの問題があつた。

本発明はアツプカウンタまたはダウンカウンタ
の一方を用いて記憶装置の行・列アドレスを指定
するようにしたことを特徴とし、簡単な回路構成
により横書き・縦書きの両方を実現したものであ
り、以下図面を参照して詳細に説明する。

第１図は本発明に関する変換の様子を示す概念
図である。たとえば、パターンメモリに24×24ド
ツトの形で蓄積されている「沖」という漢字を一
旦リードライトメモリに書き込んだ後読み出して
変換を行うものとする。なお、このリードライト
メモリ（以下RAMという）は１文字につき32×
32ドツトまでのパターンを収容できるものとす
る。

さて、第１図ニはキヤラクタコードの構成例を
示し、16ビツトからなるキヤラクタコードの上位
８ビツトにはパターンメモリに蓄積された文字の
ドツトサイズを示すデータが含まれており、下位
８ビツトには変換すべき文字を指定するアドレス
が含まれているとする。いま24×24ドツトの
「沖」という漢字が指定されると、第１図イに示
した横書きの場合、「沖」というパターンの左上
角のドツトをRAMの第８行、第８列に書き込ん
だ後、このパターンを左→右、上→下と走査し、
第８行について第８列から順次第31列まで書き込
み、ついで第９行について第８列から順次第31列
まで書き込み、同様にして第31行について順次第
31列まで書き込みを続ける。この場合、第31行第
31列まで書き込まれたならば、こんどは第８列に
ついて第８行から順次第31行まで読み出し、つい
で第９列について第８行から順次第31行まで読み
出し、同様にして第31列について順次第31行まで
読み出しを続ける。このようにして、横書きの
「沖」に対する変換が完成する。第１図ロに示し
た縦書きの場合、「沖」というパターンの右上角
のドツトをRAMの第８行、第８列に書き込むこ
とから始まり、このパターンを右→左、上→下と
走査し、第８行について第８列から順次第31列ま
で書き込み、横書きの場合と同様にして第31行、
第31列まで書き込む。この場合、第31行、第31列
まで書き込まれたならば、こんどは第８行につい
て第８列から順次第31列まで読み出し、ついで第
９行について第８列から順次第31列まで読み出
し、同様にして第31行について順次第31列まで読
み出しを続ける。このようにして、縦書きの
「沖」に対する変換が完成する。なお、第１図ハ
は異なる文字構成におけるRAM上のデータ位置
の例であり、斜線部が文字を示す。

さて、本発明においては、キヤラクタコードに
示されたパターンのドツトサイズにしたがつてパ
ターンの先頭をRAMの所定番地にセツトすると
ともに横書き・縦書きの別にしたがつてパターン
の転送方向を変えることにより、RAM上ではド
ツトサイズが変化しても常に同じ最終番地で完成
する横書き・縦書きに適した変換を行うことを可
能とした。

第２図は本発明の一実施例を示すブロツク図、
第３図はこの一実施例の動作を説明するフローチ
ヤートである。

第２図において１はデータレシーブレジスタで
あり、図示せぬパターンメモリからパターンデー
タを並列に入力して直列に出力するとともに、横
書き・縦書きの別により左シフト・右シフトを行
うレジスタ、２は１ビツト×1K・RAMであり、
このレジスタ１に接続されたリードライトメモリ
で１文字につき最大32×32ドツトまで収容可能で
あり、書き込みデータWDが入力される。３，４
はそれぞれ列カウンタ、行カウンタであり、５，
６は各カウンタ３，４を、動作状態にする列カウ
ンタイネーブルフリツプフロツプ、行カウンタイ
ネーブルフリツプフロツプ（以下列FF、行FFと
いう）であり、この列FF５、行FF６がセツトさ
れたときに、あらかじめセツトされたカウンタデ
ータから列FF５、行FF６がリセツトされるま
で、カウントアツプするか、または列カウンタ＋
１、行カウンタ＋１信号により列、行を１アドレ
スずつカウントアツプし、RAMのアドレスを指
定する。７は制御部であり、シフトレジスタ／カ
ウンタを含み、マイクロコンピユータ等で構成さ
れ各部を制御する。８は送信タイミング回路であ
り、一旦RAMに書き込まれたデータを読み出す
ときに読出しデータRDを制御する。９，１０，
１１はオア回路、１２はアンド回路である。

さて第１，２，３図を参照して動作を説明す
る。RAMは１文字につき最大32×32ドツトで構
成される文字まで収容可能とし、簡単のため前記
24×24ドツトで構成されるパターン「沖」１文字
を横書き・縦書きに変換する。横書きの場合、キ
ヤラクタコードが示すドツトサイズは24×24ドツ
トであるから制御部はこのコードを解読して行カ
ウンタ、列カウンタに各「８」をロードし、デー
タレシーブレジスタのモードを切替えてデータロ
ードモードにした後、文字データをロードし、次
にデータレシーブレジスタ１のモードを左シフト
モードにして列FF５をセツトし、列カウンタ３
と同期して、データセツトパルス（シフトモード
時はシフトパルスとなる。）を出すことにより、
パターン「沖」の左上角から右上角までを示すデ
ータレシーブレジスタ１上のデータを第８行につ
いて第８列から順次第31列までカウントアツプし
てパターンを左から右へと走査する形でRAM２
へ書込む。この時、制御部７は列カウンタ３のキ
ヤリー発生の判定をしながら待つ。第８行第31列
に達すると、列カウンタ３からこの行についての
書込みが終つたことを示すキヤリーが送出されて
行FF６がリセツトされると列カウンタ３のカウ
ントアツプ動作は停止するので、RAM２への余
分な書込みは行なわれない。制御部７は同時にキ
ヤリー発生を検出し、ステツプを進めて、行カウ
ンタ４からのキヤリー発生の判定を行なう。キヤ
リー発生がなければ、行カウンタ＋１信号によ
り、行カウンタ４を「９」とする。次に、矢印の
如く戻り、「８」を列カウンタにロードする。デ
ータレジーブレジスタ１のモードをロードモード
とし、データをセツト後、左シフトモードとし、
列FF５をセツトし、列カウンタ３がアツプされ
ることにより、第９行について第８列から順次第
31列まで書込まれる。このようにして、第31行、
第31列に達すると、行カウンタ４、列カウンタ３
から、１文字が書込まれたことを示すキヤリーが
送出され行・列各FF６，５はリセツトされる。
この時、制御部７は行カウンタ４のキヤリーを検
出し、RAM２に対する書込み動作を終え、読出
し動作に入る。

制御部７は、行カウンタ４、列カウンタ３に
「８」をロードし、行FF６をセツトすることによ
り、第８行、第８列から送信タイミングに同期し
て、第８列について第８行から順次第31行まで読
み出し、送信タイミングに同期して、印字部に送
出する。この時制御部７は、行カウンタ４のキヤ
リー発生を判定しながら待つ。第８列、第31行に
達すると行カウンタ４からこの列についての読出
しが、終つたことを示すキヤリーが送出されて、
行FF６をリセツトする。制御部７は行カウンタ
４のキヤリーを検出し、ステツプを進めて、列カ
ウンタ３のキヤリー発生の判定を行なう。キヤリ
ー発生がなければ、列カウンタ＋１信号により列
カウンタ３を「９」とする。矢印の如く戻り、同
様に行カウンタがアツプされることにより、第９
例について第８行から順次第31行まで読み出され
る。このようにして第31列、第31行に達すると、
行カウンタ４、列カウンタ３から１文字分が読み
出されたことを示すキヤリーが送出され行、列各
FF６，５はリセツトされる。この時、制御部７
は列カウンタキヤリーを検出し、読出しルーチン
を終わり、終了に向う。

縦書きの場合、RAM２への書込みは、パター
ン「沖」の右上角から書込むので横書き時とはデ
ータレシーブレジスタ１のモードを左シフトモー
ドから右シフトモードに切り替える点が異なるの
みで、動作は同様に行なわれる。RAM２からの
読出しは、書込み時のレジスタ操作を除き、行、
列各カウンタ４，３を同じシーケンスでカウント
アツプするだけで行なわれ、横書き時の読出しシ
ーケンスにおける行カウンタ４と列カウンタ３を
入れ替えた形となつている。

なお前記アツプカウンタをダウンカウンタとし
ても実現可能であることは勿論のことであり、そ
の時、RAM２へのデータは文字の最終データ
が、第０行、第０列に来る。

以上詳細に説明した通り、本実施例によれば、
ドツトサイズの異なる文字に対しても行・列カウ
ンタに設定する初期値を変更するとともに、カウ
ントアツプまたはカウントダウンの一方向のみの
制御を行つてRAMのアドレスを指定すればよ
く、また文字データがRAMの最終アドレスで必
らず終るようにしているので、ドツトサイズによ
りRAM上の各データの最終アドレスを判定する
回路をその個数分用意する必要もない。

本発明は横書き・縦書きに用いる記憶装置に一
旦蓄積する場合にアツプカウンタまたはダウンカ
ウンタの一方を用いて行・列各アドレスを指定す
ればよいので、簡単な構成、制御により、横書
き・縦書き両方を容易に実現することができる。

【図面の簡単な説明】

第１図は本発明に関する変換の様子を示す概念
図、第２図は本発明の一実施例を示すブロツク
図、第３図はこの一実施例の動作を説明するフロ
ーチヤートである。 １……データレシーブレジスタ、２……
RAM、３……列カウンタ、４……行カウンタ、
７……制御部、８……送信タイミング回路。

Claims (1)

【特許請求の範囲】
1. １ 行カウンタおよび列カウンタを所定の値にセ
   ツトするとともに行アドレスおよび列アドレスを
   制御する制御部により、横書き・縦書きに応じて
   ドツトパターンを記憶装置に書込んだ後読出する
   ようにしたドツトパターン発生方法において、ド
   ツトパターンを並列に入力し、左または右シフト
   を行つて直列に出力する手段を備え、該手段を制
   御することにより横書き・縦書きに応じて左・右
   シフトした該ドツトパターンを該記憶装置に書込
   むようにしたことを特徴とするドツトパターン発
   生方法。