JPH01297980A - 輪郭改善回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＶＴＲの再生信号のように帯域の劣化した信号
の輪郭を改善する輪郭改善回路に関するものである。

従来の技術 近年ＶＴＲの画質の改善を行うために、種々の輪郭改善
回路が提案されている。

以下図面を参照しながら、従来の輪郭改善回路の一例に
ついて説明する。

第５図、第６図は従来の輪郭改善回路のブロック図とそ
の各部における波形を示すものである。

第５図において、■は入力端子、２．３は遅延回路、４
．６は微分回路、５は全波整流回路、７はスイッチ切換
回路、８は出力端子である。

以上のように構成された輪郭改善回路について、以下そ
の動作について説明する。

まず入力端子１に入来した信号ａは、遅延回路２によっ
て遅延され信号すとなり、信号すは遅延回路３によって
遅延され信号Ｃとなる。また信号すは微分回路４によっ
て微分され信号ｄとなり、全波整流回路５によって全波
整流され信号ｅとなり、微分回路６によって信号ｆとな
る。スイッチ切換回路７では、信号ｆがある所定値より
大きい場合は信号Ｃを選択し、信号ｆがある所定の値よ
り小さい場合は信号ａを選択し、その他の場合は信号す
を選択し、端子８に出力信号ｇを出力する。

発明が解決しようとする課題 しかしながら、上記のような構成では、第６図ａの右側
のパルス波形のような変化の激しい信号を入力した場合
、波形のピーク部でも、他の遅延量の波形で代用するの
で、出力波形がｇのように太き（劣化してしまうという
課題があった。

本発明は上記課題に鑑み、パルス波形のように変化の激
しい信号のピーク部分でも、信号の劣化の少ない輪郭改
善回路を提供するものである。

課題を解決するための手段 上記課題を解決するために本発明の輪郭改善回路は、入
力信号に遅延時間をもたせて少なくとも２種類の遅延時
間の異なる信号を出力する遅延信号発生回路と、入力信
号もしくは前記遅延信号発生回路の出力信号を入力とし
、少なくとも２回の微分操作を行うことにより制御信号
を発生する制御信号発生回路と、入力信号と遅延信号発
生回路の出力信号の最大値を検出する最大値検出回路と
、入力信号と遅延信号発生回路の出力信号の最小値を検
出する最小値検出回路とを備え、前記制御信号により最
大値検出回路の出力信号と最小値検出回路の出力信号と
遅延信号発生回路の出力信号から１つを選択して出力す
ることを特徴とする。

作用 本発明は上記した構成によって、パルス波形のような変
化の激しい波形のピーク部分では最大又は最小の値を示
す信号を用いることによって、ピーク部分における信号
の劣化を少なくすることができる。

実施例 以下本発明の一実施例の輪郭改善回路について、図面を
参照しながら説明する。

第１図は本発明の第１の実施例における輪郭改善回路の
ブロック図を示すものである。第１図において、１２は
遅延信号発生回路、１３は制御信号発生回路、１４は最
大値検出回路、１５は最小値検出回路、１６はスイッチ
切換回路、１８゜１９は遅延回路、２０．２１は微分回
路、２２は波形整形回路である。第２図は第１図のａ　
−ｉにおける波形を示すものである。

以上のように構成された輪郭改善回路について、以下第
１図及び第２図を用いてその動作を説明する。

第１図で、端子１１に入来した信号ａを遅延回路１８で
所定の時間遅延し信号すを得、遅延回路１９で所定の時
間遅延し信号Ｃを得る。最大値検出回路１４では信号ａ
、ｂ、ｃのうち最大の値を示す信号を選択し信号ｄとし
、最小値検出回路１５では信号ａ、ｂ、ｃのうち最小の
値を示す信号を選択し信号ｅとする。制御信号発生回路
１３では、信号すを微分回路２０で微分し信号ｆを得、
更に微分回路２１で微分し信号ｇを得、波形整形回路２
２で波形整形し制御信号りを得る。スイッチ切換回路１
６では制御信号りが所定の値より大きい場合は最小値検
出回路の出力ｅを選択し、制御信号りが所定の値より小
さい場合は最大値検出回路の出力ｄを選択し、その他の
場合は遅延信号発生回路の出力すを選択し、信号ｉとし
て出力端子１７より出力する。

以上のように本実施例によれば、入力信号に遅延時間を
もたせて少なくとも２種類の遅延時間の異なる信号を出
力する遅延信号発生回路と、入力信号もしくは遅延信号
発生回路の出力信号を入力とし、少なくとも２回の微分
操作を行うことにより制御信号を発生する制御信号発生
回路と、入力信号と遅延信号発生回路の出力信号の最大
値を検出する最大値検出回路と、入力信号と遅延信号発
生回路の出力信号の最小値を検出する最小値検出回路と
を備え、前記制御信号により最大値検出回路の出力信号
と最小値検出回路の出力信号と遅延信号発生回路の出力
信号のうちから１つを選択して出力することにより、パ
ルス波形のような変化の激しい波形のピーク部分では、
最大又は最小の値を示す信号を用いるので、ピーク部分
における劣化を少なくすることができる。

以下本発明の第２の実施例について図面を参照しながら
説明する。

第３図は本発明の第２の実施例を示す輪郭改善回路のブ
ロック図である。同図において、３２は遅延信号発生回
路、３４は最大値検出回路、３５は最小値検出回路、４
５はスイッチ切換回路で、以上は第１図の構成と同様な
ものである。第１図の構成と異なるのは極性一致回路３
６を制御信号発生回路内に設けた点である。第１図は第
３図のａ−１における各部の波形図である。

上記のように構成された輪郭改善回路について、以下そ
の動作を説明する。第１の実施例と第２の実施例では制
御信号発生回路以外の部分は全く同じ働きをするので、
制御信号発生回路の動作のみについて説明する。第３図
において、入力端子３１に入力した第１の入力信号と相
関の強い入力端子３７に入力した第２の入力信号ａと、
遅延信号発生回路の出力信号ｅは制御信号発生回路３３
の内部の極性一致回路３６に入力される。極性一致回路
３６では、信号ａを遅延回路３８で遅延させ遅延信号発
生回路３２の出力信号ｅと同じ遅延時間の信号すとし、
微分回路３９で微分し信号Ｃとし、全波整流回路４０で
全波整流し信号ｄとする。遅延信号発生回路３２の出力
信号ｅを微分回路４１で微分し信号ｆとする。信号ｄと
信号ｆを平衡変調回路４２で平衡変調し信号ｇとし、信
号ｇを微分回路４３で微分し信号りとし、波形整形回路
４４で波形整形し制御信号ｉを得る。

以上のように、制御信号発生回路内に、第１の人力信号
もしくは遅延信号発生回路の出力信号と、第１の入力信
号と相関をもつ第２の入力信号を入力とし、２つの信号
の変化部の極性を一致させる極性一致回路を設けること
により、ＳＮ比の高い信号から制御信号を得ることがで
きる。

なお、実施例において、遅延時間の異なる信号を入力信
号を含めて３種類としたが、それ以上の種類を用いても
良い、その場合はピーク部分における劣化を減らすこと
ができる。

また、本発明による輪郭改善回路はデジタル信号処理を
用いて行ってもよい。その場合最大値検出回路及び最小
値検出回路の出力は、入力データの近傍のサンプル点の
最大値及び最大値としてもよい、この場合サンプル点を
多くとることにより第１図の遅延信号発生回路における
遅延回路を多く設けるのと等価になり、出力信号を第２
図ｊのようにすることができる。

発明の効果 以上のように本発明は入力信号に遅延時間をもたせて少
なくとも２種類の遅延時間の異なる信号を出力する遅延
信号発生回路と、入力信号もしくは遅延信号発生回路の
出力信号を入力とし、少なくとも２回の微分操作を行う
ことにより制御信号を発生する制御信号発生回路と、入
力信号と遅延信号発生回路の出力信号の最大値を検出す
る最大値検出回路と、入力信号と遅延信号発生回路の出
力信号の最小値を検出する最小値検出回路とを備え、制
御信号により最大値検出回路の出力信号と最小値検出回
路の出力信号と遅延信号発生回路の出力信号から１つを
選択して出力することにより、パルス波形のような変化
の激しい波形のピーク部分における信号の劣化を少なく
することができる。

また、制御信号発生回路内に入力信号もしくは遅延信号
発生回路の出力信号と、入力信号と相関をもつ信号を入
力し、２つの信号の極性を一致させる極性一致回路を設
けることにより、ＳＮ比の高い信号から制御信号を得る
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における輪郭改善回路の
ブロック図、第２図は第１図の各波形を表す波形図、第
３図は本発明の第２の実施例における輪郭改善回路のブ
ロック図、第１図は第３図の各波形を表す波形図、第５
図は従来の輪郭改善回路のブロック図、第６図は第５図
の各部の波形を表す波形図である。 １２．３２・・・・・・遅延信号発生回路、１３．３３
・・・・・・制御信号発生回路、１４．３４・・・・・
・最大値検出回路、１５．３５・・・・・・最小値検出
回路、７８１６．４５・・・・・・スイッチ切換回路、
２，３．１８゜１９．３８・・・・・・遅延回路、４．
６，２０，２１゜３９．４１．４３・・・・・・微分回
路、５，４０・・・・・・全波整流回路、２２．４４・
・・・・・波形整形回路、３６・・・・・・極性一致回
路、４２・・・・・・平衡変調回路。 代理人の氏名　弁理士　中尾敏男　ばか１名第２図 第１図 第６図

Claims (4)

【特許請求の範囲】
1. （１）入力信号に遅延時間をもたせて少なくとも２種類
   の遅延時間の異なる信号を出力する遅延信号発生回路と
   、前記入力信号もしくは前記遅延信号発生回路の出力信
   号を入力とし、少なくとも２回の微分操作を行うことに
   より制御信号を発生する制御信号発生回路と、前記入力
   信号と遅延信号発生回路の出力信号の最大値を検出する
   最大値検出回路と、前記入力信号と遅延信号発生回路の
   出力信号の最小値を検出する最小値検出回路とを備え、
   前記制御信号により前記最大値検出回路の出力信号と前
   記最小値検出回路の出力信号と前記遅延信号発生回路の
   出力信号のうちから１つを選択して出力することを特徴
   とする輪郭改善回路。
2. （２）制御信号発生回路は、少なくとも２つの微分回路
   と、波形整形回路で構成され、制御信号を生成し、前記
   制御信号により入力信号の立ち上がり変化部の前半もし
   くは立ち下がり変化部の後半においては最小値検出回路
   の出力信号を選択し、入力信号の立ち上がり変化部の後
   半もしくは立ち下がり変化部の前半においては最大値検
   出回路の出力信号を選択し、それ以外は遅延信号発生回
   路の出力信号を選択することを特徴とする請求項（１）
   記載の輪郭改善回路。
3. （３）第１の入力信号に遅延時間をもたせて少なくとも
   ２種類の遅延時間の異なる信号を出力する遅延信号発生
   回路と、前記第１の入力信号もしくは前記遅延信号発生
   回路の出力信号と前記第１の入力信号と相関を持つ第２
   の入力信号を入力とし、前記第２の入力信号の変化部の
   極性を、前記第１の入力信号もしくは前記遅延信号発生
   回路の出力信号の変化部の極性を一致させる極性一致回
   路と微分操作を行う微分回路を含む制御信号発生回路と
   、前記第１の入力信号と前記遅延信号発生回路の出力信
   号の最大値を検出する最大値検出回路と、前記第１の入
   力信号と前記遅延信号発生回路の出力信号の最小値を検
   出する最小値検出回路とを備え、前記制御信号発生回路
   の出力である制御信号により前記最大値検出回路の出力
   信号と前記最小値検出回路の出力信号と前記遅延信号発
   生回路の出力信号のうちから１つを選択して出力するこ
   とを特徴とする輪郭改善回路。
4. （４）極性一致回路は、第１の入力信号もしくは遅延信
   号発生回路の出力信号を微分する第１の微分回路と、前
   記第１の入力信号と相関を持つ第２の入力信号を微分す
   る第２の微分回路と、前記第２の微分回路の出力信号を
   全波整流する全波整流回路と、前記第１の微分回路の出
   力信号と前記全波整流回路の出力信号を平衡変調する平
   衡変調回路を備え、前記第２の入力信号から得られる微
   分信号の極性を前記第１の入力信号もしくは遅延信号発
   生回路の出力信号から得られる微分信号の極性を等しく
   するものであり、前記極性一致回路の出力情報により制
   御信号発生回路の出力である制御信号を生成し、前記制
   御信号により前記第１の入力信号の立ち上がり変化部の
   前半もしくは立ち下がり変化部の後半においては最小値
   検出回路の出力信号を選択し、前記第１の入力信号の立
   ち上がり変化部の後半もしくは立ち下がり変化部の前半
   においては最大値検出回路の出力信号を選択し、それ以
   外は遅延信号発生回路の出力信号を選択することを特徴
   とする請求項（３）記載の輪郭改善回路。