JPS6298894A - 磁気記録再生回路 - Google Patents
磁気記録再生回路Info
- Publication number
- JPS6298894A JPS6298894A JP60237224A JP23722485A JPS6298894A JP S6298894 A JPS6298894 A JP S6298894A JP 60237224 A JP60237224 A JP 60237224A JP 23722485 A JP23722485 A JP 23722485A JP S6298894 A JPS6298894 A JP S6298894A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- burst
- signal
- acc
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野J
本発明は磁気記録再生装置に係り、特にACC制御ルー
プのダイナミックレンジを広く確保し得る磁気記録再生
回路に関する。
プのダイナミックレンジを広く確保し得る磁気記録再生
回路に関する。
〔発明の背景」
カラー映像信号記録再生方式には、特開昭53−197
47号公報に示されるような、記録時にカラーバースト
信号を強調し、再生時にそれを抑圧することでカラーバ
ースト信号のS/’Nを確保するものがある。
47号公報に示されるような、記録時にカラーバースト
信号を強調し、再生時にそれを抑圧することでカラーバ
ースト信号のS/’Nを確保するものがある。
一般にクロマ信号再生処理回路で必要と嘔れる回路には
、ヘッド出力から低域クロマ信号を抜き出すLPF 、
信号レベルバラツキを吸収するACC回路、上記のバー
ストディエンフアシス回路、クロマ信号をもとの帯域に
もどすコンバータ、コンバータ出力中の不要周波数成分
を除去するBPF 、隣接トラックからのクロストーク
成分を抑圧するくし形フィルタ、等がある。
、ヘッド出力から低域クロマ信号を抜き出すLPF 、
信号レベルバラツキを吸収するACC回路、上記のバー
ストディエンフアシス回路、クロマ信号をもとの帯域に
もどすコンバータ、コンバータ出力中の不要周波数成分
を除去するBPF 、隣接トラックからのクロストーク
成分を抑圧するくし形フィルタ、等がある。
上記のコンバータにおいては、キャリアリークは避けら
れないが、入力信号レベルをある程度以上に保つことで
、信号に対するキャリアソークレベルを小さく抑えるこ
とかできる。このためACC回路は、上記コンバータの
前段に設けるのかよい。捷だ、再生映像信号における輝
度信号とクロマ信号とのレベル比を一定に保つには、上
記ACC回路のためのバースト信号レベル検出点は、再
生クロマ信号処理回路のなるべく後の万がよく、シたが
っていわゆるY/C混合回路の直前の信号を用いること
が多い。
れないが、入力信号レベルをある程度以上に保つことで
、信号に対するキャリアソークレベルを小さく抑えるこ
とかできる。このためACC回路は、上記コンバータの
前段に設けるのかよい。捷だ、再生映像信号における輝
度信号とクロマ信号とのレベル比を一定に保つには、上
記ACC回路のためのバースト信号レベル検出点は、再
生クロマ信号処理回路のなるべく後の万がよく、シたが
っていわゆるY/C混合回路の直前の信号を用いること
が多い。
上記公知例では、バーストディエンファシス回路をコン
バータの後段に設けている。上記のACC制御ループは
、バースト信号に対するリニアリティが確保されている
場合に正常に動作するのであり、回路の途中で飽和が2
こるとACC制ρルがはずれる可能性がでてくる。この
防止には、上記公知例では特にコンバータにおけるダイ
ナミックレンジを十分に確保する設計を行なう必要があ
る。これは、省電力のため低動圧動作でIC化する場合
に不利であった。
バータの後段に設けている。上記のACC制御ループは
、バースト信号に対するリニアリティが確保されている
場合に正常に動作するのであり、回路の途中で飽和が2
こるとACC制ρルがはずれる可能性がでてくる。この
防止には、上記公知例では特にコンバータにおけるダイ
ナミックレンジを十分に確保する設計を行なう必要があ
る。これは、省電力のため低動圧動作でIC化する場合
に不利であった。
不発明の目的は、コンバータ等の処理回路のダイナミッ
クレンジを広くすることなしにACC制御ループのダイ
ナミックレンジを十分確保する磁気記録再生回路を提供
することにある。
クレンジを広くすることなしにACC制御ループのダイ
ナミックレンジを十分確保する磁気記録再生回路を提供
することにある。
し発明の概要。
本発明は、上記目的達成のためまずバーストゲイエ2フ
1フ1回路をACC回路の直後とし、バースト信号を抑
圧してコンバータへ入力することでACC制御ループの
ダイナミックレンジを確保する。バーストディエンファ
シス回路で必要なパーストゲート信号は、ACC回路、
A20回路で用いるものよりタイミングの早い信号にな
るよう発生させるものである。
1フ1回路をACC回路の直後とし、バースト信号を抑
圧してコンバータへ入力することでACC制御ループの
ダイナミックレンジを確保する。バーストディエンファ
シス回路で必要なパーストゲート信号は、ACC回路、
A20回路で用いるものよりタイミングの早い信号にな
るよう発生させるものである。
以下、本発明の一実施例を第1図により説明する。第1
図において1は記録媒体、2は再生用ヘッド、6はFM
輝度信号帯域のHPF、4はFM復調回路、5は輝度信
号帯域のLPF 。
図において1は記録媒体、2は再生用ヘッド、6はFM
輝度信号帯域のHPF、4はFM復調回路、5は輝度信
号帯域のLPF 。
6はY/Cタイミング合わせのため輝度信号を数百ns
はど遅延させる等何回路、7は低域クロマ信号帯域のL
PF 、aはACC回路、9はバーストディエンファシ
ス回路、10はコンバータ。
はど遅延させる等何回路、7は低域クロマ信号帯域のL
PF 、aはACC回路、9はバーストディエンファシ
ス回路、10はコンバータ。
11はクロマ信号帯域のBPF、12はくし形フィルタ
、15はクロマディエンファシス回路、14は低域クロ
マ信号周波数のほぼ8倍あるいはほぼ4倍の周波数で発
振するVCo、15は上記■COに対応して爾あるいは
鮪の分周比をもつ分周回路、16はコンバータ、17は
色副搬送波周波数に低域クロマ信号周波数を加えた周波
数帯のBPF、+aは色副搬送波周波数の発振回路。
、15はクロマディエンファシス回路、14は低域クロ
マ信号周波数のほぼ8倍あるいはほぼ4倍の周波数で発
振するVCo、15は上記■COに対応して爾あるいは
鮪の分周比をもつ分周回路、16はコンバータ、17は
色副搬送波周波数に低域クロマ信号周波数を加えた周波
数帯のBPF、+aは色副搬送波周波数の発振回路。
19はAFC回路、20は加算回路、21はA20回路
、22は同期分離回路、26はH/2パルス(等価パル
ス)キラー、 24.25はバーストケートパルス発生
回路、26はY/C混合回路、27は再生映像信号の出
力端子である。
、22は同期分離回路、26はH/2パルス(等価パル
ス)キラー、 24.25はバーストケートパルス発生
回路、26はY/C混合回路、27は再生映像信号の出
力端子である。
動作を説明する。記録媒体1から再生用ヘッド2で再生
された信号はBPF3およびL P F7に導かれる。
された信号はBPF3およびL P F7に導かれる。
BPF3ではFM)i14tlf(ゴ号のみを選択ろ過
し、FM復調回路4に導く。この出力はもとの輝度信号
帯となりL P f’で不要成分を抑圧されY/C混合
回路26に供給される。一方LPF 7により低域クロ
マ信号が扱き出されACC回路8でレベル変動が吸収さ
れる。次にバーストディエンファシス回路9で記録時に
強調されているバースト信号レベルかもとのレベルにも
どされコンバータ1oでもとの帯域のクロマ信号にされ
る。さらにB P F 10で不安成分を除去し、くシ
形フィルタ12に導かれl14接トラツクからのクロス
トークが除去される。次にクロマディエンファシス回路
16で記録時に強調されているクロマ信号の丈イドバン
ド成分を抑圧しY/C混合回路26に導かれる。これら
により再生映像信号を出力端子27に得る。
し、FM復調回路4に導く。この出力はもとの輝度信号
帯となりL P f’で不要成分を抑圧されY/C混合
回路26に供給される。一方LPF 7により低域クロ
マ信号が扱き出されACC回路8でレベル変動が吸収さ
れる。次にバーストディエンファシス回路9で記録時に
強調されているバースト信号レベルかもとのレベルにも
どされコンバータ1oでもとの帯域のクロマ信号にされ
る。さらにB P F 10で不安成分を除去し、くシ
形フィルタ12に導かれl14接トラツクからのクロス
トークが除去される。次にクロマディエンファシス回路
16で記録時に強調されているクロマ信号の丈イドバン
ド成分を抑圧しY/C混合回路26に導かれる。これら
により再生映像信号を出力端子27に得る。
コンバータ10への変換キャリアはBPF’17の出力
が用いられる。変換キャリアはAPC回路21.AFC
回路19により加算回路2oを介して制御されたVCO
14出カの分周回路15出力とfsc発振回路18出力
との掛算出力で作られている0 この処理回路でACC回路8.APC回路21バースト
ディエンファシス回路9はそれぞれバースト信号に対し
動作するためバースト信号の存在期間を示すバーストゲ
ートパルスが必要となる。またAFC回路19はV C
O14出力の周波数を再生の水平同期1g号と比較する
ため水平同期パルスが必要である。このため等何回路6
の出力を同期分離回路22に導き、同期信号を分離しさ
らにH/2キラー23で垂直同期信号およびその付近の
等価パルスを除去して水平同期パルスを得、AFC回路
19に導く。H々キラー26出力はバーストゲートパル
ス発生回路24.25にも導かれ、ここでそれぞれ水平
同期パルスはパルス遅延される。ここでバーストゲート
パルス発生回路25は同回路24に対しパルス遅g量が
数百ns (はぼBPFllでのクロマ信号の遅延量に
等しいf)小さくなるように設定されている。バースト
ゲートパルス発生回路24の出力はAPC回路21.A
CC回路8のだめのゲート信号として供給され、バース
トゲートパルス発生回路25の出力はバーストディエン
ファシス回路9のためのゲート信号として供給される。
が用いられる。変換キャリアはAPC回路21.AFC
回路19により加算回路2oを介して制御されたVCO
14出カの分周回路15出力とfsc発振回路18出力
との掛算出力で作られている0 この処理回路でACC回路8.APC回路21バースト
ディエンファシス回路9はそれぞれバースト信号に対し
動作するためバースト信号の存在期間を示すバーストゲ
ートパルスが必要となる。またAFC回路19はV C
O14出力の周波数を再生の水平同期1g号と比較する
ため水平同期パルスが必要である。このため等何回路6
の出力を同期分離回路22に導き、同期信号を分離しさ
らにH/2キラー23で垂直同期信号およびその付近の
等価パルスを除去して水平同期パルスを得、AFC回路
19に導く。H々キラー26出力はバーストゲートパル
ス発生回路24.25にも導かれ、ここでそれぞれ水平
同期パルスはパルス遅延される。ここでバーストゲート
パルス発生回路25は同回路24に対しパルス遅g量が
数百ns (はぼBPFllでのクロマ信号の遅延量に
等しいf)小さくなるように設定されている。バースト
ゲートパルス発生回路24の出力はAPC回路21.A
CC回路8のだめのゲート信号として供給され、バース
トゲートパルス発生回路25の出力はバーストディエン
ファシス回路9のためのゲート信号として供給される。
これは、バーストゲートパルスはできるだけ狭く、かつ
バースト信号期間と一致している方かよいからである。
バースト信号期間と一致している方かよいからである。
すなわち、APC回路21.ACC回路8に対してはバ
ースト信号外のクロマ信号のミスゲート、およびノイズ
成分のゲートを防りタメ、バーストゲイエ2フ1フ1回
路9に対しては、バーストの一部がゲートからはずれて
、ACC回路a、APC回路21に誤動作を与えなめよ
うにするためである。
ースト信号外のクロマ信号のミスゲート、およびノイズ
成分のゲートを防りタメ、バーストゲイエ2フ1フ1回
路9に対しては、バーストの一部がゲートからはずれて
、ACC回路a、APC回路21に誤動作を与えなめよ
うにするためである。
ここでバーストゲイエ2フ1フ2回路9の位置について
説明する。前述のようにACC回路9をコンバータ10
の前段に設けACCのためのバーストレベル検出点をク
ロマ信号処理の最後であるクロマディエンファシス回路
16の直後としている。バーストディエンフアシス回路
9をACC回路8の直後とすることでコンバータ10以
下BPF11.<L、形フィルタ12.クロマディエン
ファシス回路16でのバースト信号レベルハハーストエ
ンフアシヌされていないレベルとなっており、告口路で
バースト信号に対するダイナミックレンジがバーストエ
ンファシスされている場合に比較しエンフ1シス分だけ
大きく確保されている。これにより例えば記録媒体1で
のドロップアウト等で信号か一瞬速断えて、ACC検波
電圧が下がり、次に信号が回復してACC出力レベルが
急に大きくなった時、制御ループでのバースト信号の飽
和で検波電圧が上がらなくなるような、いわゆるACC
CC制御子れを防ぐことができ心O 次ニバーストデイエンファシス回路9で必要とされるバ
ーストゲ−トノくルスについて説明する。APCIil
路21.ACC回路8でのノ(−ストゲートパルスはク
ロマディエンファシス回路15の出力のクロマ信号にヌ
・Jして正しいタイミングでなければならないが、ツク
−ストディエンファシス回路9へのバースト信号期間く
ルスはACC回路8の出力の低域クロマ信号に対して正
しいタイミングでなければならない。これら両者のクロ
マ信号は、BPFuの前および後の信号であり、BPF
llの遅延時間分のタイミングのずれがある。この遅延
時間は、BPF’11が不要周波数成分除去のため比較
的急峻な肩特性をもつため通常数百nsというかなり大
きな値である0このため、APc回路21.ACC回路
8で用いるバーストゲートパルスを発生する回路24と
別K バーストディエンファシス回路9のタメのバース
トゲートパルス発生回路25を設けている。
説明する。前述のようにACC回路9をコンバータ10
の前段に設けACCのためのバーストレベル検出点をク
ロマ信号処理の最後であるクロマディエンファシス回路
16の直後としている。バーストディエンフアシス回路
9をACC回路8の直後とすることでコンバータ10以
下BPF11.<L、形フィルタ12.クロマディエン
ファシス回路16でのバースト信号レベルハハーストエ
ンフアシヌされていないレベルとなっており、告口路で
バースト信号に対するダイナミックレンジがバーストエ
ンファシスされている場合に比較しエンフ1シス分だけ
大きく確保されている。これにより例えば記録媒体1で
のドロップアウト等で信号か一瞬速断えて、ACC検波
電圧が下がり、次に信号が回復してACC出力レベルが
急に大きくなった時、制御ループでのバースト信号の飽
和で検波電圧が上がらなくなるような、いわゆるACC
CC制御子れを防ぐことができ心O 次ニバーストデイエンファシス回路9で必要とされるバ
ーストゲ−トノくルスについて説明する。APCIil
路21.ACC回路8でのノ(−ストゲートパルスはク
ロマディエンファシス回路15の出力のクロマ信号にヌ
・Jして正しいタイミングでなければならないが、ツク
−ストディエンファシス回路9へのバースト信号期間く
ルスはACC回路8の出力の低域クロマ信号に対して正
しいタイミングでなければならない。これら両者のクロ
マ信号は、BPFuの前および後の信号であり、BPF
llの遅延時間分のタイミングのずれがある。この遅延
時間は、BPF’11が不要周波数成分除去のため比較
的急峻な肩特性をもつため通常数百nsというかなり大
きな値である0このため、APc回路21.ACC回路
8で用いるバーストゲートパルスを発生する回路24と
別K バーストディエンファシス回路9のタメのバース
トゲートパルス発生回路25を設けている。
上記のバーストゲートパルスのタイミング関係を第4図
により説明する。第1図で図中に(a)〜(f)で示し
た場所の信号がそれぞれ第4図(a)〜(f)に対応す
る。再生Y信号(a)から同期分離出力(b)を得、パ
ルス遅延して信号(C) 、 (e)を得る。信号(C
) 、 (e)はそれぞれ、再生低域クロマ信号(d)
。
により説明する。第1図で図中に(a)〜(f)で示し
た場所の信号がそれぞれ第4図(a)〜(f)に対応す
る。再生Y信号(a)から同期分離出力(b)を得、パ
ルス遅延して信号(C) 、 (e)を得る。信号(C
) 、 (e)はそれぞれ、再生低域クロマ信号(d)
。
再生クロマ信号(f)に対し、正しいバーストゲートパ
ルスとなる。第4図(f)におけるτがBPFllによ
るクロマ信号の遅延量である。
ルスとなる。第4図(f)におけるτがBPFllによ
るクロマ信号の遅延量である。
第2図は、第1図の実施例に対応する記録処理の実施例
である。第2図において、61は映像信号の入力端子、
32は輝度信号帯域のLPF 。
である。第2図において、61は映像信号の入力端子、
32は輝度信号帯域のLPF 。
66はクロマ信号とタイミングを合わせるための数百n
sの遅延量をもつ等何回路、64はFM変調回路、35
はFM輝度帯域のHPF、3bはクロマ信号帯域のBP
F、37はACC回路、38はバーストエンファシス回
路、39ハクロマエンファシス回路、40はコンバータ
、41は低域クロマ信号帯域のLPF、42は低域クロ
マ信号周波数のほぼ8倍あるいは4倍で発振するv C
(J。
sの遅延量をもつ等何回路、64はFM変調回路、35
はFM輝度帯域のHPF、3bはクロマ信号帯域のBP
F、37はACC回路、38はバーストエンファシス回
路、39ハクロマエンファシス回路、40はコンバータ
、41は低域クロマ信号帯域のLPF、42は低域クロ
マ信号周波数のほぼ8倍あるいは4倍で発振するv C
(J。
43はV CQ 42に対応してんあるいは塊の分周比
をもつ分周回路、44はコンバータ、45はBPFで第
1図のBPF17と同様のもの、46はr=cvco
、 47はAFC回路、48は同期分周回路、49はH
72干ラー、50はバーストゲートパルス発生回路、5
1はA20回路、52は加算回路、55は記録用ヘッド
、54は記録媒体である。
をもつ分周回路、44はコンバータ、45はBPFで第
1図のBPF17と同様のもの、46はr=cvco
、 47はAFC回路、48は同期分周回路、49はH
72干ラー、50はバーストゲートパルス発生回路、5
1はA20回路、52は加算回路、55は記録用ヘッド
、54は記録媒体である。
この記録回路の実施例は、APC回路51.ACC回路
s7.バーストエンファシス回路38に対し同じタイミ
ングのバーストゲートパルスヲ供給すればよい。これは
これらの回路かすべてBP F 36の後段のパースト
イg号に対し処理をするからである。
s7.バーストエンファシス回路38に対し同じタイミ
ングのバーストゲートパルスヲ供給すればよい。これは
これらの回路かすべてBP F 36の後段のパースト
イg号に対し処理をするからである。
第5図は、第1図および第2図の実施例をもとに、記録
再生処理を兼用化した回路の実施例である。第6図にお
いて既出の図と同じ番号は同−構成要素を示し、60〜
64は記録再生で切り換えるスイッチ回路、65は電圧
源である。スイッチ回路60〜64の図の切り換え位置
は記録時を示し、反対に閉じた場合が再圧時である。
再生処理を兼用化した回路の実施例である。第6図にお
いて既出の図と同じ番号は同−構成要素を示し、60〜
64は記録再生で切り換えるスイッチ回路、65は電圧
源である。スイッチ回路60〜64の図の切り換え位置
は記録時を示し、反対に閉じた場合が再圧時である。
次に本発時に用いられるバーストゲートパルス発生回路
24.25の一実施例を第5図により説明する。第5図
において71〜74はNANDゲート、75〜87はN
OTゲート、88〜93は〒入力Dフリップフロップ、
94は捗分周回路。
24.25の一実施例を第5図により説明する。第5図
において71〜74はNANDゲート、75〜87はN
OTゲート、88〜93は〒入力Dフリップフロップ、
94は捗分周回路。
95は水平同期信号の入力端子、96はVCO14ある
いはVCO42の出力の人力部子、 97.98 。
いはVCO42の出力の人力部子、 97.98 。
それぞれはパーストゲートパル、< 24.25 )出
力に対応する出刃端子である。この実施例では、バース
トゲートパルス発生回路24 、25で共通に必要とさ
れる回路部分の兼用化をはかっている。
力に対応する出刃端子である。この実施例では、バース
トゲートパルス発生回路24 、25で共通に必要とさ
れる回路部分の兼用化をはかっている。
また分周回路94は、■Cす14、あるいはvC042
を低域クロマ信号周波数のほぼ4倍で発振させている場
合は必要ない。
を低域クロマ信号周波数のほぼ4倍で発振させている場
合は必要ない。
v’cu14 、あるいはVCO42をla’域り0マ
信号周波数(はぼ47 fn )の8倍、約380 f
Hで発振させている場合ではバーストゲートパルス発生
回路25の出力パルスを同回路24の出力パルスより約
670 ns前にずらすことが可能である。
信号周波数(はぼ47 fn )の8倍、約380 f
Hで発振させている場合ではバーストゲートパルス発生
回路25の出力パルスを同回路24の出力パルスより約
670 ns前にずらすことが可能である。
これを第5図の図中の(1)〜(11)のタイミングチ
ャートで第6図に示す。
ャートで第6図に示す。
本実施例では、vCOのクロックを用いて正確にパルス
遅延を行ない正しいタイミングのバーストゲートパルス
を得ることかできる。
遅延を行ない正しいタイミングのバーストゲートパルス
を得ることかできる。
なおバーストゲートパルス発生回路24 、25は第5
図の実施例に限られるものではなく、例えばL C1%
で構成されるアナログ回路を用いてもよい。
図の実施例に限られるものではなく、例えばL C1%
で構成されるアナログ回路を用いてもよい。
また、バーストゲートパルス発生回路24 、25は、
並列的に設ける方法のほかに、バーストゲートパルス2
5でQ生すセ7’、、: バーストゲートパルスを入力
としてバーストゲートパルス発生回路24に導さ、2つ
のバーストゲートパルスヲ得るようにしてもよい。
並列的に設ける方法のほかに、バーストゲートパルス2
5でQ生すセ7’、、: バーストゲートパルスを入力
としてバーストゲートパルス発生回路24に導さ、2つ
のバーストゲートパルスヲ得るようにしてもよい。
(発明の効果」
本発明によれば、バーストゲートパルスタイミングを正
確に発生することかでさ、もってバーストティエン7ア
シス回路をACC回路の直後に設け、ACC制御ループ
のダイナミックレンジを広く確保し、クロマ信号処理回
路の高性能化に資することかでさ、■C化した場合の低
電力化にも寄与できる。
確に発生することかでさ、もってバーストティエン7ア
シス回路をACC回路の直後に設け、ACC制御ループ
のダイナミックレンジを広く確保し、クロマ信号処理回
路の高性能化に資することかでさ、■C化した場合の低
電力化にも寄与できる。
第1図は、本発明の一実施例の磁気記録再生装置の映像
信号再生回路図、第2図は第1図の再生回路に対応する
映像信号記録回路図、第6図は、不発明による磁気記録
再生装置の映像信号記録再生回路図、第4図は、第1図
中の信号のタイミング図、第5図は、本発明に用いられ
るバーストゲートパルス発生回路の一実施例を示す回路
図、第6図は第5図中の信号のタイミングを示すタイミ
ングチャートである。 8.37・・・ACC回路、 21.51・・・A2
0回路、9 バーストチイエフッ1フス回路、68・
・バーストエンファシス回路。 7パ 代理人弁理士 小 川 勝 男−・ 第 1肥 躬2国 筋4国
信号再生回路図、第2図は第1図の再生回路に対応する
映像信号記録回路図、第6図は、不発明による磁気記録
再生装置の映像信号記録再生回路図、第4図は、第1図
中の信号のタイミング図、第5図は、本発明に用いられ
るバーストゲートパルス発生回路の一実施例を示す回路
図、第6図は第5図中の信号のタイミングを示すタイミ
ングチャートである。 8.37・・・ACC回路、 21.51・・・A2
0回路、9 バーストチイエフッ1フス回路、68・
・バーストエンファシス回路。 7パ 代理人弁理士 小 川 勝 男−・ 第 1肥 躬2国 筋4国
Claims (1)
- 1、カラー映像信号のうち輝度信号は周波数変調し、ク
ロマ信号は周波数変調された輝度信号よりも低い帯域に
周波数変換し、これらの信号を周波数的に多重して記録
する磁気記録再生装置において、再生ACC回路の後段
かつ、再生コンバータの前段にバーストディエンフアシ
ス回路を設け、上記バーストディエンフアシス回路に供
給するバーストゲートパルスを発生する手段をAPC回
路に供給するバーストゲートパルスを発生する手段とは
別に設けたことを特徴とする磁気記録再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60237224A JPS6298894A (ja) | 1985-10-25 | 1985-10-25 | 磁気記録再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60237224A JPS6298894A (ja) | 1985-10-25 | 1985-10-25 | 磁気記録再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6298894A true JPS6298894A (ja) | 1987-05-08 |
Family
ID=17012216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60237224A Pending JPS6298894A (ja) | 1985-10-25 | 1985-10-25 | 磁気記録再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6298894A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58156284A (ja) * | 1982-03-12 | 1983-09-17 | Hitachi Ltd | 色信号再生装置 |
JPS5913484A (ja) * | 1982-07-14 | 1984-01-24 | Matsushita Electric Ind Co Ltd | カラ−映像信号処理回路 |
-
1985
- 1985-10-25 JP JP60237224A patent/JPS6298894A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58156284A (ja) * | 1982-03-12 | 1983-09-17 | Hitachi Ltd | 色信号再生装置 |
JPS5913484A (ja) * | 1982-07-14 | 1984-01-24 | Matsushita Electric Ind Co Ltd | カラ−映像信号処理回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930002858B1 (ko) | 비디오테이프 레코더를 위한 주파수 변환회로 | |
US4430674A (en) | Color video signal processing circuit | |
US4851928A (en) | Apparatus for recording low and high bond components of a chrominance signal | |
JPS6298894A (ja) | 磁気記録再生回路 | |
JPH0748873B2 (ja) | 磁気記録再生装置 | |
JPS61265994A (ja) | 磁気記録再生回路 | |
JPS5823997B2 (ja) | 映像信号の記録装置 | |
JPS5940354B2 (ja) | 色度信号記録再生方法 | |
JPS6220486A (ja) | 信号分離回路 | |
JPS5912872Y2 (ja) | カラ−テレビジョン信号の記録装置 | |
JP2936723B2 (ja) | 色信号再生装置 | |
CA1193360A (en) | Signal processing circuit | |
JPS6115491A (ja) | カラ−映像信号記録装置 | |
JPS6118290A (ja) | 色信号再生回路 | |
JPH0326088A (ja) | 磁気記録再生装置 | |
JPS6374391A (ja) | カラ−映像信号の記録装置 | |
JPS63155986A (ja) | 記録再生装置 | |
JPH01132292A (ja) | 色信号処理装置 | |
JPS5857036B2 (ja) | カラ−映像信号の記録装置 | |
JPH0560719B2 (ja) | ||
JPS62249593A (ja) | 時間軸補正装置 | |
JPS5843953B2 (ja) | カラ−映像信号の記録再生方法 | |
JPH0556074B2 (ja) | ||
JPS60260285A (ja) | 磁気記録再生装置 | |
JPS5834694A (ja) | カラ−映像信号記録再生装置 |