JPS629460A - マルチプロセツサシステムの命令制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 １つのベクトルユニットを複数のスカラユニットで共用
するマルチプロセッサシステムの場合。

スカシユニット間でのベクトルユニット使用権の切り換
えを、ベクトル命令群の終了を示す特別の命令をスカラ
ユニットからベクトルユニットに送ることにより、ベク
トルユニットで行わせる。

〔産業上の利用分野〕

本発明は、マルチプロセッサシステムにおけるプロセッ
サ間の命令処理のための命令制御方式に関するものであ
り、特に複数のスカラユニットが１つのベクトルユニッ
トを共用する構成の計算機システムにおいて有用な命令
制御方式に関する。

〔従来の技術〕

科学技術用計算機は、一般にスカラ命令を処理するスカ
ラユニット（以後ＳＵで表す）とベクトル命令を処理す
るベクトルユニット（以後ＶＵで表す）とで構成されて
いる。

ＶＵは同一複数の演算を高速に処理することができる。

したがって、計算機では、ＶＵの使用率が高い程、高い
性能が得られることになる。しかし、プログラムの中に
はべ°クトル処理化しにくいもの、すなわちベクトル命
令に変換しにくいものがある。このようなプログラムで
は、ＶＵの使用率が低くなってしまう。

そこで１つのＶＵに対し、複数のＳＵを接続させたマル
チプロセッサシステムが提案されている。

第３図は、このようなマルチプロセッサシステムの１例
であり、２つのＳＵと１つのＶＵとに含むシステムの構
成を示している。

図において、３０は主記憶装置（ＭＳＵで表す）、３１
は記憶制御装置（ＭＣＵで表す）、３２はベクトル処理
装置（Ｖ　Ｐ　Ｕで表す）、３３および３４はそれぞれ
スカラユニット（ＳＵ、、ＳＵ。

で表す）、３５はベクトルユニット（ＶＵで表す）であ
る。

Ｓ　Ｕ　ｏおよびＳＵ、は、それぞれＭＣＵを介してＭ
ＳＵに結合され、独立並行してプログラム処理を実行す
る。ＳＵ、およびＳＵＩは実行すべき命令がベクトル命
令である場合、ＶＵに処理−を依鯨する。ＶＵは依願さ
れたベクトル命令を実行する。

第４図は、第３図におけるＶＵの内部構成を示したもの
で、４０はＭＳＵ、４１はＭＣｔＪ、　　４２はＶＰＵ
、４３はＳＵｏ、４４はＳＵ、、４５はＶＵであり、そ
れぞれ第３図の３０ないし３５に対応している。

そしてＶＵ内の４５０はベクトル制御ユニット（ＶＣＵ
で表す）　、　４５１はベクトル実行ユニット（ＶＥＵ
で表す）　、　４５２は制御信号、　４５３　ハ０−　
）’パイプライン、４５４はストアパイプライン、４５
５はベクトルレジスタ（ＶＲで表す）　、　４５６はＡ
ＤＤパイプライン（ＡＤＤで表す）　、　４５７は乗算
パイプライン（ＭｔＪＬＴｌで表す）　、　４５８はＤ
ＥＶＩＤＥパイプラインを表す。

Ｖ　ＣＵ４５０はベクトル命令を制御するユニットであ
り、制御信号４５２により、ＶＥＵ４５１での命令実行
を制御する。

ＶＥＵ４５１は、ベクトル命令を実行するユニットであ
り、ＭＳＵ４０との間でベクトルデータの転送を行うロ
ードパイプライン４５３．ストアパイプライン４５４．
およびベクトルデータを保持するＶＲ４５５を持ち、さ
らにＶＲ４５５からベクトルデータを読み出して演算を
行い、結果をＶＲ４５５に書き込む命令を実行するため
に、それぞれ加算。

乗算、除算用のＡＤＤパイプライン４５６．ＭＵＬＴｌ
パイプライン４５７．除算パイプライン４５８をそなえ
ている。

ＳＵＯ，ＳＵＩ　は、それぞれＭＣＵを通してＭＳＵか
ら命令をフェッチする。そしてその命令がスカラ命令の
場合には、自ユニット内中で処理し。

ベクトル命令の場合には、ＶＣＵに送り出す。

ここでＶＣＵから見ると、ベクトル命令を実行できるユ
ニットはＶＥＵがただ１つであるが、ベクトル命令を送
ってくる依頼元はＳＵ、とＳＵ。

の２つとなる。したがって、ＳＵｏおよびＳＵ。

からのベクトル命令が競合する場合には、一方を選択し
て処理する必要がある。

〔発明が解決しようとする問題点〕

従来のマルチプロセッサシステムでは、複数のプロセッ
サが１つの特定プロセッサに処理を依願する場合、依頼
元となる複数のプロセッサ間の競合制御を行う必要があ
り、そのためのオーバーヘッドにより処理速度が低下す
るという問題があった。

〔問題点を解決するための手段〕 本発明は、上記した複数のプロセッサ（第１プロセッサ
と呼ぶ）間の競合制御を不要にし、簡単迅速に使用権の
切り換えを可能にするものである。

そのため１本発明では、特定プロセッサ（第２プロセッ
サと呼ぶ）の使用権をもつ複数の第１プロセッサ中の１
つのプロセッサは、第２プロセッサに送出する命令群の
最後に命令群終了表示命令を付加し、第２プロセッサは
、この命令群終了表示命令を検出したとき、現在使用権
を与えている第１プロセッサの１つから他の１つに自動
的に使用権の切り換えを行わせるようにしている。

第１図（ａ）は本発明の原理を示す構成図である。

図において、１０はスカラユニット５Ｕ（１，１１はス
カラユニットＳＵＩ、１２はベクトルユニットＶＵ、１
０１および１１１はバス、１２０および１２Ｉは命令フ
ェッチレジスタ、１２２はセレクタ、１２３はデコーダ
を表す。ここでスカラユニットＳＵＯ。

Ｓ　Ｕ　ｌが上述した第１プロセッサに対応し、ベクト
ルユニット■Ｕが上述した第２プロセッサに対応する。

スカラユニットＳＵｏあるいはＳＵ、は、ベクトル命令
の実行が必要となったとき、それぞれバス１０１　、１
１１を経てベクトルユニットＶＵに対して命令を送出す
る。

ベクトルユニットＶＵでは、スカラユニットＳＵｏ　、
　　Ｓ　Ｕ＋から送出された命令をそれぞれ命令フェッ
チレジスタ１２０　、１２１に格納し、さらにセレクタ
１２２により一方を選択して、すなわち選択した側のス
カラユニットにＶＵの使用権を与えて。

それらの命令を実行する。

使用権を獲得した一方のスカラユニットは、ベクトル命
令ッ）ＶｔＪに対して処理を依頼すべき一群の命令を送
出し、ベクトルユニットｖＵの使用権を開放してよい場
合、最後に命令群の終りを示すための命令群終了表示命
令を送出する。

デコーダ１２３は、スカラユニットＳ　Ｕ　６あるいは
ＳＵ、から受信した命令中の命令群終了表示命令を識別
し、この命令に応答して出力を生じ、セレクタ１２２を
切り換えるように制御する。

これにより、ベクトルユニットＶＵの使用権は。

残りのスカラユニットに与えられる。以上の動作は任意
に繰り返すことができる。

〔作用〕

第１図（ｂ）に示す命令実行シーケンス例を用いて本発
明の詳細な説明する。

図はＳ　Ｕ　ｏとＳＵｌにおいてそれぞれ実行される命
令列を■〜［相］、■′〜［相］′で示したものである
。記号■はベクトル命令、ｖＥは本発明によるベクトル
命令Ｖの命令群終了表示命令、Ｓはスカラ命令、Ｓアは
最終スカラ命令を表している。

最初はＳＵＯにＶＵの使用権が与えられるものとすると
、５ＴＡＲＴとともに、ＳＵ、の■および■のベクトル
命令ＶがＶＵで実行され、■の命令群終了表示命令Ｖえ
でＶＵは使用権をＳ　Ｕ　＋に移転する。次にＳＵｌの
■′ないし■′のベクトル命令ＶがＶＵで実行され、■
′の命令ｖ１によりＶＵは使用権をＳＵ、に移転する。

この間、ＳＵｏでは■へ進んでいる。

ＳＵ、は■および■のＶをＶＵへ送出して実行させた後
、この場合にはＶＵの使用権を保持し続けるため■えを
発行することなく９次の■および■のスカラ命令Ｓを実
行し、続いて［相］および■のベクトル命令ＶをＶＵに
送って実行させてからＶ町を送出する。これにより、Ｖ
Ｕは使用権をＳＵ、に移転する。

Ｓ　Ｕ　、は、■′ないし［相］′のスカラ命令Ｓの実
行に続く■′ないし０′のベクトル命令ＶをＶＵに実行
させ、最後にＶアを送出して終了し、他方のＳ　Ｕ　ｏ
では、■および［相］のスカラ命令を実行して終了する
（ＥＮＤ）。

以上のように、命令群終了表示命令■、を用いたソフト
上の指示により、迅速なＶＵ使用権の切り換え（ディス
パンチング）が可能であり、ソフト上で適切なＶＵのス
ケジューリングを行わせることができる。

〔実施例〕

第２図は９本発明の１実施例システムの構成図である。

図において、２０はＳＵｏ、２１はＳＵｌ、２２はＶＵ
であり、第１図（ａ）の１０ないし１２の要素に対応す
るものである。また。

２０１、２１１は命令を転送するバス。

２０２．２１２は命令フェッチ禁止信号用の信号線。

２２０、２３０は命令フエｙチレジスタＶＦＳＲ，。

ＶＦＳＲ，。

２２１、２３１は命令７　工７チバッ７７ＶＦＢｏ、Ｖ
ＦＢ＋。

２２２、２３２は命令フェッチレジスタと命令バッファ
レジスタを切り換えるセレクタＳＥＬ。

２２３、２３３は使用権を与えたスカラユニットの命令
を選択するＡＮＤ回路。

２２４、２３４は命令群終了表示命令を識別するデコー
ダＤＥＣ。

２２５、２３５は使用権を設定するラッチ。

２２６、２３６は使用権の設定状態を切り換えるＡＮＤ
回路。

２２７、２３７は命令フェッチ禁止信号を生成する反転
回路。

２２８　　　は命令発信バッファ。

２２９　　　はバス。

をそれぞれ示している。

次に動作を説明する。たとえばＳＵ、からバス２０１を
通して命令フェッチレジスタＶＦＳＲｏ２２０に命令が
送られたものとする。このとき、命令フェッチバッファ
ｖＦＢｏ２２１は空きであり、そしてＳＵｏのＶＵ使用
権を示すラッチ２２５がセット状態であれば、セレクタ
５ＥＬ２２２　、ＡＮＤ回路２２３を通して、命令発信
バッファ２２８に命令が伝達される。

命令は、さらに命令発信バッファ２２８から一バス２２
９を通して２図示省略されているベクトル実行ユニット
ＶＥＵに送られる。ラッチ２２５と２３５は背反の関係
にあり、ラッチ２２５が“１″であるとき、ラッチ２３
５は“θ″である。つまりＳＵｏにＶＵの使用権が与え
られているとき、ＳＵ、はＶＵの使用権をもっていない
。このとき反転回路２３７を通して、信号線２１２によ
り、ＳＵｔに命令フェッチ禁止信号を送る。

この命令フェッチ禁止信号を受けたＳＵＩは。

ＶＵへの命令の送出を停止する。なお、この命令フェッ
チ禁止制御が行われる前に送られた命令は。

命令フェッチレジスタｖＦｓＲ＋２３０から命令フェッ
チバッファＶＦＢＩ２３１に送られ、そこに蓄えられる
。

次に５Ｕ（１から１つの命令群の終りを示す命令群終了
表示命令が送られると、デコーダＤＥＣ２２４の出力信
号が“　１”になる。これによりＡＮＤ回路２３６の出
力が“ｌ”になり、ラッチ２２５はリセツトされ、ラッ
チ２３５がセットされる。つまりＶＵの使用権は、ＳＵ
６からＳＵ、に移される。

これにより、命令フェッチバッファＶＦＲ，２３１に先
に蓄えられていた命令は、セレクタ５ＥＬ２３２、　Ａ
　Ｎ　Ｄ回路２３３を通して命令発信バッファ２２８に
伝達される。この命令はバス２２９を通してＶＥＵに送
られる。

〔発明の効果〕

本発明によれば、ソフトからハードに対して命令群の区
切りを知らせる手段を設けたことにより。

ソフトに適したＶＵの使用権の変更の制御を行うことが
できる。

すなわち連続したベクトル命令の後、しばらくベクトル
命令が存在しないときには１本発明の命令群終了表示命
令を入れることにより、簡単に他のＳＵに使用権をわた
すことができる。

またベクトル命令が連続していない場合であっても、プ
ログラムフロー上使用権を変えたくない場合には９本発
明の上記命令を入れないようにすればよい。

このように、ソフトによりプログラムフローが最適にな
るようにスケジュールすることができる。

【図面の簡単な説明】

第１図（ａ）は本発明の原理的構成図、第１図（ｂ）は
本発明の詳細な説明する命令実行シーケンス図、第２図
は本発明の１実施例システムの構成図、第３図はマルチ
プロセッサシステムの１例の構成図、第４図はＶＵの内
部構成図である。 第１図（ａ）において。 １０ニスカラユニツト５ＩＪ６ １１ニスカラユニツト５Ｕ１ １２：ベクトルユニットＶＵ １２０．１２１　　：命令フェッチレジスタ１２２：セ
レクタ １２３：デコーダ

Claims (1)

1. 【特許請求の範囲】 複数の第１プロセッサ（１０、１１）からの命令を１つ
   の第２プロセッサ（１２）で処理するマルチプロセッサ
   システムにおいて、 第１プロセッサ（１０、１１）から第２プロセッサ（１
   ２）に送られる命令群の終りを示す命令群終了表示命令
   を設け、 複数の第１プロセッサ（１０、１１）の１つは、第２プ
   ロセッサ（１２）の使用権を獲得したとき、第２プロセ
   ッサ（１２）に処理を依頼する命令群を逐次的に送出し
   、そして使用権を開放する場合それら命令群の終りに上
   記命令群終了表示命令を送出し、 第２プロセッサ（１２）は、上記命令群終了表示命令を
   識別したとき、第２プロセッサ（１２）の使用権を他の
   第１プロセッサに切り換え、複数の第１プロセッサ（１
   ０、１１）からの命令群を選択して処理することを特徴
   とするマルチプロセッサシステムの命令制御方式。