JPS6294043A - ル−プバツク方法 - Google Patents
ル−プバツク方法Info
- Publication number
- JPS6294043A JPS6294043A JP60234101A JP23410185A JPS6294043A JP S6294043 A JPS6294043 A JP S6294043A JP 60234101 A JP60234101 A JP 60234101A JP 23410185 A JP23410185 A JP 23410185A JP S6294043 A JPS6294043 A JP S6294043A
- Authority
- JP
- Japan
- Prior art keywords
- loopback
- lsi
- cpu
- channel
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えばｌＮ５（高度情報通信システム）の端
末インタフェース（Ｙ Ｉ／Ｆ ＬＳＩ）に利用するル
ープバック方法に関する。
末インタフェース（Ｙ Ｉ／Ｆ ＬＳＩ）に利用するル
ープバック方法に関する。
（従来の技術）
従来、この種の１．．３丁では、ループバックを行うた
めに外付けのスイッチがついており、そのスイッチを切
換えて入力と出力を短絡することにより、ループバック
を行っていた。
めに外付けのスイッチがついており、そのスイッチを切
換えて入力と出力を短絡することにより、ループバック
を行っていた。
（発明が解決しようとする問題点）
上記従来のＹ Ｉ／Ｆ ＬＳＩでは、ループバック設定
がないため、外付けのループパックスインチを取付けな
ければならなかった。また、マスタからスレーブへ、あ
るいはスレーブからマスタヘループバックの命令をする
ことができなかった。
がないため、外付けのループパックスインチを取付けな
ければならなかった。また、マスタからスレーブへ、あ
るいはスレーブからマスタヘループバックの命令をする
ことができなかった。
本発明は、このような従来の問題を解決するものであり
、リモートループバック制御を可能にすることを目的と
するものである。
、リモートループバック制御を可能にすることを目的と
するものである。
（問題点を解決するための手段）
本発明は、上記目的を達成するために、マスタ及びスレ
ーブの一対のＹ Ｉ／Ｆ ＬＳＩにおいて、それぞれの
ＣＰＵインタフェース部にループバック設定のレジスタ
を設け、リモートループバック制御を行えるようにする
。
ーブの一対のＹ Ｉ／Ｆ ＬＳＩにおいて、それぞれの
ＣＰＵインタフェース部にループバック設定のレジスタ
を設け、リモートループバック制御を行えるようにする
。
（作 用）
本発明によれば、第１図に示したように、一方のＬＳＩ
から他方のＬＳＩに対して、〔〕チャネルを通してルー
プバック命令を出し、それを他方の１．ｓＩが受信、Ｃ
ＰＵに割込みをかけて、ＣＰＵがＭ読、ループバック設
定レジスタをループバックモードにして、Ｂ′ｆ−ヤネ
ルのループバックを行わせることができる。
から他方のＬＳＩに対して、〔〕チャネルを通してルー
プバック命令を出し、それを他方の１．ｓＩが受信、Ｃ
ＰＵに割込みをかけて、ＣＰＵがＭ読、ループバック設
定レジスタをループバックモードにして、Ｂ′ｆ−ヤネ
ルのループバックを行わせることができる。
（実施例）
第２図は、本発明の一実施例の手順を示すものである。
第２図において、ＤＴＥは端末、ＴＡはターミナル・ア
ダプタ、Ｓｌ、Ｃはステーションの端末インタフェース
部を示している。
ダプタ、Ｓｌ、Ｃはステーションの端末インタフェース
部を示している。
次に本実施例の動作について説明する。ＳＬＣが着呼を
知らせると、ＴＡは確認の信号をＳＬＣへ出す。
知らせると、ＴＡは確認の信号をＳＬＣへ出す。
ＳＬＣはＴＡに対して着呼受付確認を出した後、ループ
バック試験命令を出す。その命令をＴＡ内のＹＩ／ｌ・
ＬＳＩが丁Ａを制御しているＣＰＵに知らせることによ
り、そのＣＩ）ｉ″Ｎｙ Ｉ／Ｆ ｌ、８丁のループバ
ック用レジスタをループバックモードにし、ループバッ
ク試験を開始する。ＴＡはＳＬＣに対し、応答を出す。
バック試験命令を出す。その命令をＴＡ内のＹＩ／ｌ・
ＬＳＩが丁Ａを制御しているＣＰＵに知らせることによ
り、そのＣＩ）ｉ″Ｎｙ Ｉ／Ｆ ｌ、８丁のループバ
ック用レジスタをループバックモードにし、ループバッ
ク試験を開始する。ＴＡはＳＬＣに対し、応答を出す。
ループバック試験を終了する際、ＳＬＣからＴＡに対し
。
。
切断指示を出す。Ｙ Ｉ／Ｆ ＬＳＩはその命令をＴＡ
内ＣＰυに知らせ、ＣＰＵはループバックモードを解除
し、ル−ブバ・ツク１拭験は１冬−１′する。丁Ａ１．
ｊ：Ｓｌ（：に之・１し、切断確認を送る。ＳＬＣは復
旧指示を送り、ｌ’ Ａは復１１１確認を出し、一連の
動作が終わる。
内ＣＰυに知らせ、ＣＰＵはループバックモードを解除
し、ル−ブバ・ツク１拭験は１冬−１′する。丁Ａ１．
ｊ：Ｓｌ（：に之・１し、切断確認を送る。ＳＬＣは復
旧指示を送り、ｌ’ Ａは復１１１確認を出し、一連の
動作が終わる。
（発明の効果）
本発明は、上記実施例より明らかなように、Ｙ１／Ｆ
ＬＳＩにループバック機能を持たせたものであり、外付
は部品なしで、ｃｐｕインタフェース部から命令できる
という利点を有する。
ＬＳＩにループバック機能を持たせたものであり、外付
は部品なしで、ｃｐｕインタフェース部から命令できる
という利点を有する。
第１−図は５本発明の基本動作を示−・１図、第２図は
１本発明の一実施例におけるループバック試験の確立手
順を示す図である。 特許出願人 松−ド電器産業株式会社 第１図 ｔｏ！ 第２図
１本発明の一実施例におけるループバック試験の確立手
順を示す図である。 特許出願人 松−ド電器産業株式会社 第１図 ｔｏ！ 第２図
Claims (1)
- マスタとスレーブを一対とし、それぞれのＣＰＵインタ
フェース部にループバック設定のためのレジスタを設け
、前記マスタ及びスレーブの一方から他方に対しＤチャ
ネルを通してループバック命令を出すことにより他方で
のＢチャネルのループバックを行わせるようにしたこと
を特徴とするループバック方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234101A JPS6294043A (ja) | 1985-10-19 | 1985-10-19 | ル−プバツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60234101A JPS6294043A (ja) | 1985-10-19 | 1985-10-19 | ル−プバツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6294043A true JPS6294043A (ja) | 1987-04-30 |
Family
ID=16965640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60234101A Pending JPS6294043A (ja) | 1985-10-19 | 1985-10-19 | ル−プバツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6294043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589708B1 (en) | 1999-03-02 | 2003-07-08 | Ricoh Company, Ltd. | Image recording body and image forming device using the image recording body |
-
1985
- 1985-10-19 JP JP60234101A patent/JPS6294043A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589708B1 (en) | 1999-03-02 | 2003-07-08 | Ricoh Company, Ltd. | Image recording body and image forming device using the image recording body |
| US6961074B2 (en) | 1999-03-02 | 2005-11-01 | Ricoh Company, Ltd. | Image recording body and image forming apparatus by use of the same |
| US7061513B2 (en) | 1999-03-02 | 2006-06-13 | Ricoh Company, Ltd. | Image recording body and image forming apparatus by use of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6294043A (ja) | ル−プバツク方法 | |
| JPS5835423B2 (ja) | デ−タ交換網における接続制御方式 | |
| JPH03233602A (ja) | シーケンス制御装置 | |
| JPH04268852A (ja) | 通信装置 | |
| JPH0530198Y2 (ja) | ||
| SU732845A1 (ru) | Устройство дл сопр жени вычислительных машин | |
| JP2740701B2 (ja) | データ回線終端装置 | |
| JPS63128838A (ja) | 通信制御装置の異手順接続方式 | |
| JPS63215237A (ja) | ポ−リング通信用回路 | |
| JPH0226493A (ja) | 接続制御方式 | |
| JPH0369245A (ja) | 情報処理装置の受信データ監視方式 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPS633346B2 (ja) | ||
| JPH0415855A (ja) | オンライン情報処理システム | |
| JPS6143035A (ja) | 遠方監視制御装置 | |
| JPH04268828A (ja) | 回線切替制御の監視方式 | |
| JPS6316362A (ja) | 通信システム評価方式 | |
| JPS63206851A (ja) | 双方向バス制御方式 | |
| JPS63151239A (ja) | マルチポイント通信方式 | |
| JPS6344268A (ja) | 双方向バス転送方式 | |
| JPH02250453A (ja) | データ受信装置 | |
| JPS6134170B2 (ja) | ||
| JPH0828710B2 (ja) | Ｌａｎ複数手順同時動作処理装置 | |
| JPS598026A (ja) | システムコントロ−ラの電源オン・オフ方法 | |
| JPS61105938A (ja) | 同期／非同期クロツク切替方式 |