JPS6288042A - 動作履歴記憶装置 - Google Patents
動作履歴記憶装置Info
- Publication number
- JPS6288042A JPS6288042A JP60229220A JP22922085A JPS6288042A JP S6288042 A JPS6288042 A JP S6288042A JP 60229220 A JP60229220 A JP 60229220A JP 22922085 A JP22922085 A JP 22922085A JP S6288042 A JPS6288042 A JP S6288042A
- Authority
- JP
- Japan
- Prior art keywords
- information
- clocks
- clock
- storage
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置における動作履歴記憶装置に関
し、特に動作状態の履歴の時間軸上での選択的記憶に関
するものである。
し、特に動作状態の履歴の時間軸上での選択的記憶に関
するものである。
情報処理システムにおける中央処理装置、入出力処理装
置などのデータ処理装置において、設計上の問題とか故
障等の原因で動作不良事象が発生したとき、その原因を
解明する手段の１つとしてデータ処理装置内に動作履歴
記憶回路を設けた装置がある。
置などのデータ処理装置において、設計上の問題とか故
障等の原因で動作不良事象が発生したとき、その原因を
解明する手段の１つとしてデータ処理装置内に動作履歴
記憶回路を設けた装置がある。
この動作履歴記憶回路は、装置内の状態情報のうち動作
を解析するために重要である１部情報を毎クロック記憶
し、不良事象が発生した時にその内容を診断制御装置等
から読出し、これによシネ良事象に至るまでの動作状態
履歴を知ることが可能となるので、不良原因解析の大き
な助けとなる。
を解析するために重要である１部情報を毎クロック記憶
し、不良事象が発生した時にその内容を診断制御装置等
から読出し、これによシネ良事象に至るまでの動作状態
履歴を知ることが可能となるので、不良原因解析の大き
な助けとなる。
一般に、この動作履歴の記憶手段としては、ランダムア
クセスメモリ素子が使用されるが、装置のマシンサイク
ルで動作可能な高速素子の使用が必要でアシ、その投資
効果との兼ねめいから動作履歴記憶用メモリとして余シ
大きい容量を持つわけにはいかない。つまシ、履歴のと
れる情報量及び時間軸上の深さには制約があシ、可能な
限シ少ない容量で、可能な限り有効情報の履歴を多くと
る必要がある。
クセスメモリ素子が使用されるが、装置のマシンサイク
ルで動作可能な高速素子の使用が必要でアシ、その投資
効果との兼ねめいから動作履歴記憶用メモリとして余シ
大きい容量を持つわけにはいかない。つまシ、履歴のと
れる情報量及び時間軸上の深さには制約があシ、可能な
限シ少ない容量で、可能な限り有効情報の履歴を多くと
る必要がある。
ところでこの動作不良の原因が発生してから動作不良事
象が検出されるまでかなり長い時間の経過があることが
ある。例えば、あるメモリアクセス源がメモリアクセス
を発生したが、いつまでもその応答が返ってこないよう
な場合である。このような動作不良の場合、動作履歴記
憶回路に毎クロックそのとき状態情報を記憶していては
動作不良の原因が発生したときの状態情報履歴を残すこ
とができない可能性がある。
象が検出されるまでかなり長い時間の経過があることが
ある。例えば、あるメモリアクセス源がメモリアクセス
を発生したが、いつまでもその応答が返ってこないよう
な場合である。このような動作不良の場合、動作履歴記
憶回路に毎クロックそのとき状態情報を記憶していては
動作不良の原因が発生したときの状態情報履歴を残すこ
とができない可能性がある。
このような問題を解決するための、従来の装置としては
、特開昭５７−５２９５２「動作履歴記憶装置」に示さ
れるように、被履歴情報を次のクロックのそれと比較し
、その被履歴情報の変化したときだけその情報を記憶し
、またこの情報の記憶時にこの情報とともに被履歴情報
が変化しなかつ良問のクロック数カウント値も同時に記
憶する方法があった。
、特開昭５７−５２９５２「動作履歴記憶装置」に示さ
れるように、被履歴情報を次のクロックのそれと比較し
、その被履歴情報の変化したときだけその情報を記憶し
、またこの情報の記憶時にこの情報とともに被履歴情報
が変化しなかつ良問のクロック数カウント値も同時に記
憶する方法があった。
〔発明が解決しようとする問題点１
以上のような方法では、被履歴情報が変化しない間の無
意味な情報の記憶を避け、また近接した時間での被履歴
情報変化の間の時間関係も認識することは可能であるが
、この時間関係を認識するために被履歴情報が変化しな
かった時間を示すクロック数カウント値を記憶するため
の記憶回路を追加して設ける必要があった。
意味な情報の記憶を避け、また近接した時間での被履歴
情報変化の間の時間関係も認識することは可能であるが
、この時間関係を認識するために被履歴情報が変化しな
かった時間を示すクロック数カウント値を記憶するため
の記憶回路を追加して設ける必要があった。
本発明の目的は、このような間趙を解決し、履歴記憶用
メモリを有効に利用できるようにした動作履歴記憶装置
を提供することにある。
メモリを有効に利用できるようにした動作履歴記憶装置
を提供することにある。
本発明の構成は、クロックに同期して動作するデータ処
理装置の各クロックでの状態情報の１部を被履歴情報と
して記憶回路に複数クロックにわたって記憶する動作履
歴記憶装置において、前記被履歴情報の連続する前後の
クロック間での両者の値の一致を１部ピットまたは全ビ
ットの範囲で調べる比較手段と、この比較手段によシネ
一致が検出されたクロックから所定クロック数までの範
囲では前記被履歴情報を前記記憶回路に毎クロック記憶
し、前記比較手段による一致の検出が前記所定クロック
数の間連続して行なわれた時にはこの時以後の被履歴情
報の記憶を次の不一致の検出があるまで行なわないよう
にする制御手段とを有することを特徴とする。
理装置の各クロックでの状態情報の１部を被履歴情報と
して記憶回路に複数クロックにわたって記憶する動作履
歴記憶装置において、前記被履歴情報の連続する前後の
クロック間での両者の値の一致を１部ピットまたは全ビ
ットの範囲で調べる比較手段と、この比較手段によシネ
一致が検出されたクロックから所定クロック数までの範
囲では前記被履歴情報を前記記憶回路に毎クロック記憶
し、前記比較手段による一致の検出が前記所定クロック
数の間連続して行なわれた時にはこの時以後の被履歴情
報の記憶を次の不一致の検出があるまで行なわないよう
にする制御手段とを有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブ四ツク図、第
２図は第１図の動作の時間関係を示すタイミング１であ
る。本実施例における入力される被履歴情報２０は、書
込データレジスタ１に毎タロツク入れられて記憶回路４
への書込データ２１となる。この記憶回路４はランダム
アクセスメモ＋７（ＲＡＭ）で構成されておシ、そのア
ドレスは通常アドレスレジスタ２から供給される。本実
施例においては、記憶モード２２が診断制御装置９から
指定される。この記憶モード２２が「Ｏ」のトキは、ア
ドレスレジスタ２の内容をカウンタ３でｒ＋ＩＪした値
のアドレスレジスタへの設定、つまシアドレスレジスタ
更新指示２７が毎タロツク出力される。これによシ毎り
ロック被履歴情報の記憶が記憶回路４に行なわれること
になる。
２図は第１図の動作の時間関係を示すタイミング１であ
る。本実施例における入力される被履歴情報２０は、書
込データレジスタ１に毎タロツク入れられて記憶回路４
への書込データ２１となる。この記憶回路４はランダム
アクセスメモ＋７（ＲＡＭ）で構成されておシ、そのア
ドレスは通常アドレスレジスタ２から供給される。本実
施例においては、記憶モード２２が診断制御装置９から
指定される。この記憶モード２２が「Ｏ」のトキは、ア
ドレスレジスタ２の内容をカウンタ３でｒ＋ＩＪした値
のアドレスレジスタへの設定、つまシアドレスレジスタ
更新指示２７が毎タロツク出力される。これによシ毎り
ロック被履歴情報の記憶が記憶回路４に行なわれること
になる。
また、記憶モード２２が「１」のときは、本発明の動作
となり、次のように動作する。本実施例では、カウント
レジスタ７が設置され、このカウントレジスタ７のビッ
ト数を４ビツトとする。被履歴情報２０と書込データ２
１の内容が、比較回路６によシ常に比較され不一致が検
出されると、カウントレジスタ７のクリア指示２３が行
なわれ内容がすべて「０」にされる。一方、カウントレ
ジスタ７にはこのクリア指示２３がなく、かつ最上位ビ
ットが「０」であるときは、毎クロックカウンタ８で「
＋１」カウントされたデータによるカウントアツプ指示
２４が行なわれる。
となり、次のように動作する。本実施例では、カウント
レジスタ７が設置され、このカウントレジスタ７のビッ
ト数を４ビツトとする。被履歴情報２０と書込データ２
１の内容が、比較回路６によシ常に比較され不一致が検
出されると、カウントレジスタ７のクリア指示２３が行
なわれ内容がすべて「０」にされる。一方、カウントレ
ジスタ７にはこのクリア指示２３がなく、かつ最上位ビ
ットが「０」であるときは、毎クロックカウンタ８で「
＋１」カウントされたデータによるカウントアツプ指示
２４が行なわれる。
記憶モード２２がｒｌＪのときのアドレスレジスタ更新
指示２７は、カウントレジスタ７のｉ上位ビットがｒＯ
Ｊである間行なわれる。つまシ、比較回路６で不一致が
検出されると、８クロックの間は毎クロックアドレスレ
ジスタ２のカウントアツプが行なわれ、この間は被履歴
情報の毎クロック記憶が記憶回路４に行なわれることに
なる。
指示２７は、カウントレジスタ７のｉ上位ビットがｒＯ
Ｊである間行なわれる。つまシ、比較回路６で不一致が
検出されると、８クロックの間は毎クロックアドレスレ
ジスタ２のカウントアツプが行なわれ、この間は被履歴
情報の毎クロック記憶が記憶回路４に行なわれることに
なる。
この８クロックの間に新たな不一致が比較回路６で検出
されると、カウントレジスタ７のクリア指示２３が行な
われ、そこからさらに８クロックの開被履歴情報の記憶
が行なわれることになる。
されると、カウントレジスタ７のクリア指示２３が行な
われ、そこからさらに８クロックの開被履歴情報の記憶
が行なわれることになる。
以上の動作の時間関係例を第２図のタイミング図に示す
。被履歴情報２０の値が、図に示すような時間関係でｌ
’−Ａ、Ｂ、Ｃ，ＤＪと変化したときの例である。書込
データレジスタ１は、被履歴情報２０の値が毎クロック
設定され、比較回路６の出力である不一致信号がタイミ
ングｔ２．ｔＩ２．を監３で発生され、その度にカウン
トレジスタ７は「０」にクリアされる。このカウントレ
ジスタ７はその内容が「８」になるまで毎タロツクカウ
ントアツプされるが、この間アドレスレジスタ２も値Ｘ
から毎タロツクカウントアツプされる。記憶回路４には
書込データレジスタ１の内容がアドレスレジスタ２で指
定されたアドレスに書込まれれ、記憶回路４のアドレス
Ｘ〜Ｘ＋ｇに被履歴情報Ｂ、Ｃ。
。被履歴情報２０の値が、図に示すような時間関係でｌ
’−Ａ、Ｂ、Ｃ，ＤＪと変化したときの例である。書込
データレジスタ１は、被履歴情報２０の値が毎クロック
設定され、比較回路６の出力である不一致信号がタイミ
ングｔ２．ｔＩ２．を監３で発生され、その度にカウン
トレジスタ７は「０」にクリアされる。このカウントレ
ジスタ７はその内容が「８」になるまで毎タロツクカウ
ントアツプされるが、この間アドレスレジスタ２も値Ｘ
から毎タロツクカウントアツプされる。記憶回路４には
書込データレジスタ１の内容がアドレスレジスタ２で指
定されたアドレスに書込まれれ、記憶回路４のアドレス
Ｘ〜Ｘ＋ｇに被履歴情報Ｂ、Ｃ。
Ｄが残ることになる。被履歴情報ＡはアドレスＸ−１に
残っている。
残っている。
装置で不良事象が検出され九ときは、診断制御装置９よ
り記憶回路停止指示２５が行なわれ、アドレスレジスタ
２の更新抑止及び記憶回路４へのアドレスを選択するア
ドレス選択回路５への診断制御装置９からの読出アドレ
ス２６側の選択が行なわれる。
り記憶回路停止指示２５が行なわれ、アドレスレジスタ
２の更新抑止及び記憶回路４へのアドレスを選択するア
ドレス選択回路５への診断制御装置９からの読出アドレ
ス２６側の選択が行なわれる。
診断制御装置９では読出アドレス２６を変化させること
により記憶回路４の内容を読出す。
により記憶回路４の内容を読出す。
被履歴情報２０の各ビットの値変化は、一般に各ビット
間近接した時間範囲で相関関係があ夛、カウントレジス
タ７のビット数を適当に設定することＫよシ装置の状態
が変化しているときの一連の被履歴情報を記憶回路４に
保存することは相対的な時間関係の情報保存とともに可
能である。
間近接した時間範囲で相関関係があ夛、カウントレジス
タ７のビット数を適当に設定することＫよシ装置の状態
が変化しているときの一連の被履歴情報を記憶回路４に
保存することは相対的な時間関係の情報保存とともに可
能である。
この実施例においては、被履歴情報の変化を全ビットに
ついて検出する例を示したが、この変化の検出範囲を被
履歴情報中の制御信号のみに限定し、その付属情報（例
えばメモリアクセスアドレスの１部）等は対象外にして
も実質的効果は変らず、比較回路６のハードウェア量を
減らすことが可能である。
ついて検出する例を示したが、この変化の検出範囲を被
履歴情報中の制御信号のみに限定し、その付属情報（例
えばメモリアクセスアドレスの１部）等は対象外にして
も実質的効果は変らず、比較回路６のハードウェア量を
減らすことが可能である。
以上説明したように、本発明は、被履歴情報の変化後の
あるクロック数間だけその履歴を記憶することにより、
データ処理装置の状態情報の履歴記憶の意味のある被履
歴情報のみを時間軸上で選択的に記憶し、かつ一連の被
履歴情報の変化に対しその間のクロック対応の時間変化
の履歴記憶も可能となり、履歴記憶用のメモリを有効に
使用できるという効果がある。
あるクロック数間だけその履歴を記憶することにより、
データ処理装置の状態情報の履歴記憶の意味のある被履
歴情報のみを時間軸上で選択的に記憶し、かつ一連の被
履歴情報の変化に対しその間のクロック対応の時間変化
の履歴記憶も可能となり、履歴記憶用のメモリを有効に
使用できるという効果がある。
第１図は本発明の一実旙例の構成を示すブロック図、第
２図は本実施例の動作の時間関係を示すタイミング図で
ある。 ｌ・・・・・・書込データレジスタ、２・・・・・・ア
ドレスレジスタ、３・・・・・・カウンタ、４・・・・
・・記憶回路、５・・・・・・アドレス選択回路、６・
・・・・・比較回路、７・・・・・・カウントレジスタ
、８・・・・・・カウンタ、９・・・・・・診断制御装
置、１０・・・・・・インバータ、１１・・・・・・Ｎ
ＡＮＤ回路、２０・・・・・・被履歴情報、２１・・・
・・・書込みデータ、２２・・・・・・記憶モード、２
３・・・・・・クリア指示信号、２４・・・・・・カウ
ントアツプ指示信号、２５・・・・・・記憶停止指示信
号、２６・・・・・・読出アドレス、２７・・・・・・
アドレス更新指示信号。 代理人 弁理士 内 原 晋ｆ′”二第 ｌ 図 寿 ２ 図
２図は本実施例の動作の時間関係を示すタイミング図で
ある。 ｌ・・・・・・書込データレジスタ、２・・・・・・ア
ドレスレジスタ、３・・・・・・カウンタ、４・・・・
・・記憶回路、５・・・・・・アドレス選択回路、６・
・・・・・比較回路、７・・・・・・カウントレジスタ
、８・・・・・・カウンタ、９・・・・・・診断制御装
置、１０・・・・・・インバータ、１１・・・・・・Ｎ
ＡＮＤ回路、２０・・・・・・被履歴情報、２１・・・
・・・書込みデータ、２２・・・・・・記憶モード、２
３・・・・・・クリア指示信号、２４・・・・・・カウ
ントアツプ指示信号、２５・・・・・・記憶停止指示信
号、２６・・・・・・読出アドレス、２７・・・・・・
アドレス更新指示信号。 代理人 弁理士 内 原 晋ｆ′”二第 ｌ 図 寿 ２ 図
Claims (1)
- クロックに同期して動作するデータ処理装置の各クロッ
クでの状態情報の１部を被履歴情報として記憶回路に複
数クロックにわたって記憶する動作履歴記憶装置におい
て、前記被履歴情報の連続する前後のクロック間での両
者の値の一致を１部ビットまたは全ビットの範囲で調べ
る比較手段と、この比較手段により不一致が検出された
クロックから所定クロック数までの範囲では前記被履歴
情報を前記記憶回路に毎クロック記憶し前記比較手段に
よる一致の検出が前記所定クロック数の間連続して行な
われた時にはこの時以後の被履歴情報の記憶を次の不一
致の検出があるまで行なわないようにする制御手段とを
有することを特徴とする動作履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229220A JPS6288042A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229220A JPS6288042A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288042A true JPS6288042A (ja) | 1987-04-22 |
Family
ID=16888708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229220A Pending JPS6288042A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288042A (ja) |
-
1985
- 1985-10-14 JP JP60229220A patent/JPS6288042A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000114B1 (ko) | 논리추적장치(論理追跡裝置) | |
| US5226153A (en) | Bus monitor with time stamp means for independently capturing and correlating events | |
| US5210862A (en) | Bus monitor with selective capture of independently occuring events from multiple sources | |
| US5206948A (en) | Bus monitor with means for selectively capturing trigger conditions | |
| JPH1092195A (ja) | メモリ試験装置 | |
| US4084262A (en) | Digital monitor having memory readout by the monitored system | |
| US4174537A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| JPS6288042A (ja) | 動作履歴記憶装置 | |
| JPS5939782B2 (ja) | トレ−サ | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPS6288041A (ja) | 動作履歴記憶装置 | |
| SU1200347A1 (ru) | Устройство дл контрол адресных цепей блоков пам ти | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| US5584021A (en) | Binary output signal programmer using stored start and end location and timing signal states | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS61221946A (ja) | 情報履歴記憶装置 | |
| SU1091226A1 (ru) | Оперативное запоминающее устройство | |
| JPS6011400B2 (ja) | Ｉｃ試験装置 | |
| JPH05342063A (ja) | トレーサ回路 | |
| JPH03265038A (ja) | アドレス記憶制御方式 | |
| JPS59121557A (ja) | 情報処理装置内履歴情報記憶方式 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPS61131051A (ja) | トレ−スデ−タ記憶方式 | |
| JPS62156741A (ja) | 動作履歴記憶装置 | |
| JPS62180436A (ja) | 履歴情報記憶装置 |