JPS6288041A - 動作履歴記憶装置 - Google Patents
動作履歴記憶装置Info
- Publication number
- JPS6288041A JPS6288041A JP60229201A JP22920185A JPS6288041A JP S6288041 A JPS6288041 A JP S6288041A JP 60229201 A JP60229201 A JP 60229201A JP 22920185 A JP22920185 A JP 22920185A JP S6288041 A JPS6288041 A JP S6288041A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- information
- operation display
- register
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置における動作履歴記憶装置に関
し、特に動作状態の履歴の時間軸上での選択的記憶に関
するものでおる。
し、特に動作状態の履歴の時間軸上での選択的記憶に関
するものでおる。
情報処理システムにおける中央処理装置、入出力処理装
置などのデータ処理装置において、設計上の問題とｔＪ
ｌ故障等の原因で動作不良事象が発生したとき、その原
因を解明する手段の１つとしてデータ処理装置内に動作
履歴記憶回路を設けた装置がある。
置などのデータ処理装置において、設計上の問題とｔＪ
ｌ故障等の原因で動作不良事象が発生したとき、その原
因を解明する手段の１つとしてデータ処理装置内に動作
履歴記憶回路を設けた装置がある。
この動作履歴記憶回路は、装置内の状態情報のうち動作
を解析するために重要である１部情報を毎クロック記憶
し、不良事象が発生した時にその内容を診断制御装置等
から読出し、これにより不良事象に至るまでの動作状態
履歴を知ることが可能となるので、不良原因解析の大き
な助けとなる。
を解析するために重要である１部情報を毎クロック記憶
し、不良事象が発生した時にその内容を診断制御装置等
から読出し、これにより不良事象に至るまでの動作状態
履歴を知ることが可能となるので、不良原因解析の大き
な助けとなる。
一般に、この動作履歴の記憶手段としては、ランダムア
クセスメモリ素子が使用されるが、装置のマシンサイク
ルで動作可能な高速素子の使用が必要であり、その投資
効果との兼ねめいから動作履歴記憶用メモリとして余シ
大きい容量を持つわけにはいかない。つまシ、履歴をと
る情報量及び時間軸上の深さには制約があシ、可能な限
り少ない容量で可能な限シ有効情報の履歴を多くとる必
要がある。
クセスメモリ素子が使用されるが、装置のマシンサイク
ルで動作可能な高速素子の使用が必要であり、その投資
効果との兼ねめいから動作履歴記憶用メモリとして余シ
大きい容量を持つわけにはいかない。つまシ、履歴をと
る情報量及び時間軸上の深さには制約があシ、可能な限
り少ない容量で可能な限シ有効情報の履歴を多くとる必
要がある。
ところでこの動作不良の原因が発生してから動作不良事
象が検出されるまでかなシ長い時間の経過があることが
ある。例えば、あるメモリアクセス源がメモリアクセス
を発生したが、いつまでもその応答が返ってとないよう
な場合である。このような動作不良の場合、動作履歴記
憶回路に毎クロックそのときの状態情報を記憶していて
は動作不良の原因が発生したときの状態情報履歴を残す
ことができない可能性がある。
象が検出されるまでかなシ長い時間の経過があることが
ある。例えば、あるメモリアクセス源がメモリアクセス
を発生したが、いつまでもその応答が返ってとないよう
な場合である。このような動作不良の場合、動作履歴記
憶回路に毎クロックそのときの状態情報を記憶していて
は動作不良の原因が発生したときの状態情報履歴を残す
ことができない可能性がある。
このような問題を解決するための従来の装置としては、
特開昭５７−５２９５２「動作履歴記憶装置」に示され
るように、被履歴情報を次のクロックの・それと比較し
、その被履歴情報の変化したときだけその情報を記憶し
、またこの情報の記憶時にこの情報とともに被履歴情報
が変化しなかった間のクロック数カウント値も同時に記
憶する方法があった。
特開昭５７−５２９５２「動作履歴記憶装置」に示され
るように、被履歴情報を次のクロックの・それと比較し
、その被履歴情報の変化したときだけその情報を記憶し
、またこの情報の記憶時にこの情報とともに被履歴情報
が変化しなかった間のクロック数カウント値も同時に記
憶する方法があった。
以上のような方法では、被履歴情報が変化しない間の無
意味な情報の記憶を避け、また近接した時間での被履歴
情報変化の間の時間関係を認識することは可能であるが
、被履歴情報の変化を検出するための比較器および変化
の間の時間関係を認識するために被履歴情報が変化しな
かった時間を示すクロック数カウント値を記憶するため
の記憶回路を追加して設ける必要があった。
意味な情報の記憶を避け、また近接した時間での被履歴
情報変化の間の時間関係を認識することは可能であるが
、被履歴情報の変化を検出するための比較器および変化
の間の時間関係を認識するために被履歴情報が変化しな
かった時間を示すクロック数カウント値を記憶するため
の記憶回路を追加して設ける必要があった。
本発明の目的は、このような問題を解決し、履歴記憶用
メモリを有効に利用できるようにした動作履歴記憶装置
を提供することにある。
メモリを有効に利用できるようにした動作履歴記憶装置
を提供することにある。
本発明の構成は、クロックに同期して動作するデータ処
理装置の各クロックでの状態情報の１部を被履歴情報と
して記憶回路に複数クロックにわたって記憶する動作履
歴記憶装置において、前記記憶回路は、前記被履歴情報
のうちの１部ビットが動作中を示したときからあらかじ
め決められた所定クロック数までの範囲で前記被履歴情
報を毎タロツク記憶し、前記１部ビットが前記所定クロ
ック数の間動作中を示さなかったときは次に前記１部ビ
ットが動作中を示すようになるまでその被履歴情報を記
憶しないように制御されることを特徴とする。
理装置の各クロックでの状態情報の１部を被履歴情報と
して記憶回路に複数クロックにわたって記憶する動作履
歴記憶装置において、前記記憶回路は、前記被履歴情報
のうちの１部ビットが動作中を示したときからあらかじ
め決められた所定クロック数までの範囲で前記被履歴情
報を毎タロツク記憶し、前記１部ビットが前記所定クロ
ック数の間動作中を示さなかったときは次に前記１部ビ
ットが動作中を示すようになるまでその被履歴情報を記
憶しないように制御されることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実旅例の構成を示すブロック図、第
２図は第１図の動作の時間関係を示すタイミング図であ
る。本実施例で入力される被履歴情報２０は、書込デー
タレジスタ１に毎クロック入れられて記憶回路４への書
込データ２１となる。
２図は第１図の動作の時間関係を示すタイミング図であ
る。本実施例で入力される被履歴情報２０は、書込デー
タレジスタ１に毎クロック入れられて記憶回路４への書
込データ２１となる。
この記憶回路４はランダムアクセスメモリ（ＲＡＭ）で
構成されておシ、そのアドレスは通常アドレスレジスタ
２から供給される。本実施例においては、記憶モード２
２が診断制御装置９から指定される。
構成されておシ、そのアドレスは通常アドレスレジスタ
２から供給される。本実施例においては、記憶モード２
２が診断制御装置９から指定される。
この記憶モード２２がｒＯＪのときは、アドレスレジス
タ２の内容をカウンタ３で「＋１」した値のアドレスレ
ジスタへの設定、つまりアドレスレジスタ更新指示２７
が毎クロック出される。これによシ毎りロック被履歴情
報の記憶が記憶回路４に行なわれることになる。
タ２の内容をカウンタ３で「＋１」した値のアドレスレ
ジスタへの設定、つまりアドレスレジスタ更新指示２７
が毎クロック出される。これによシ毎りロック被履歴情
報の記憶が記憶回路４に行なわれることになる。
また、記憶モード２２が「１」のときは、本発明の動作
となシ、次のように動作する。本実施例における書込デ
ータレジスタ１の出力データ２１のうちの１部ビットで
ある動作表示信号３０及び動作表示信号３１は、装置の
動作状態を表す信号のうちの代表的信号である。例えば
、装置内での一連のデータ処理を起動する信号等でｓｂ
、この信号が有効になることによって装置内の一連の処
理動作が開始され、書込データレジスタ１の他のビット
が時間軸上で処理に伴なって変化していく。
となシ、次のように動作する。本実施例における書込デ
ータレジスタ１の出力データ２１のうちの１部ビットで
ある動作表示信号３０及び動作表示信号３１は、装置の
動作状態を表す信号のうちの代表的信号である。例えば
、装置内での一連のデータ処理を起動する信号等でｓｂ
、この信号が有効になることによって装置内の一連の処
理動作が開始され、書込データレジスタ１の他のビット
が時間軸上で処理に伴なって変化していく。
このような信号は装置内で１つで代表可能なこともあシ
、装置によっては複数個存在することもある。本実施例
では動作表示信号３０及び動作表示信号３１の２ビツト
の場合を示してお、９、ＯＲ回路６で両ビットの論理和
をとることにより動作中表示信号３２が得られる＠ 本実施例では、またカウントレジスタ７が設置され、こ
のカウントレジスタ７のビット数を４ビツトとする。前
記動作中表示信号３２がオンとなると、カウントレジス
タ７のクリア指示２３によシその内容がすべて「０」に
される。一方、カウントレジスタ７はクリア指示２３が
なく、かつ最上位ビットが「０」であるときは毎クロッ
クカウンタ８でｒ＋ｘ Ｊカウントされたデータによる
カウントアツプ指示２４が行なわれる。動作モード２２
が「１」のときのアドレスレジスタ更新指示２７は、動
作中表示信号３２がオンであるかカウントレジスタ７の
最上位ビットがＯである間行なわれる。つまり、動作中
表示信号３２がオンになると、本実施例の場合９クロッ
クの間は毎クロックアドレスレジスタ２のカウントアツ
プが行なわれ、この間は被履歴情報の毎クロック記憶が
記憶回路４に行なわれることになる。この９クロックの
間に新たに動作中表示信号３２がオンになると、カウン
トレジスタ７のクリア指示２３が行なわれ、そこからさ
らに９クロックの開被履歴情報の記憶が毎タロツク行な
われることになる。
、装置によっては複数個存在することもある。本実施例
では動作表示信号３０及び動作表示信号３１の２ビツト
の場合を示してお、９、ＯＲ回路６で両ビットの論理和
をとることにより動作中表示信号３２が得られる＠ 本実施例では、またカウントレジスタ７が設置され、こ
のカウントレジスタ７のビット数を４ビツトとする。前
記動作中表示信号３２がオンとなると、カウントレジス
タ７のクリア指示２３によシその内容がすべて「０」に
される。一方、カウントレジスタ７はクリア指示２３が
なく、かつ最上位ビットが「０」であるときは毎クロッ
クカウンタ８でｒ＋ｘ Ｊカウントされたデータによる
カウントアツプ指示２４が行なわれる。動作モード２２
が「１」のときのアドレスレジスタ更新指示２７は、動
作中表示信号３２がオンであるかカウントレジスタ７の
最上位ビットがＯである間行なわれる。つまり、動作中
表示信号３２がオンになると、本実施例の場合９クロッ
クの間は毎クロックアドレスレジスタ２のカウントアツ
プが行なわれ、この間は被履歴情報の毎クロック記憶が
記憶回路４に行なわれることになる。この９クロックの
間に新たに動作中表示信号３２がオンになると、カウン
トレジスタ７のクリア指示２３が行なわれ、そこからさ
らに９クロックの開被履歴情報の記憶が毎タロツク行な
われることになる。
以上の動作の時間関係例を第２図のタイミング図に示す
。書込データレジスタ１の値が［Ａ、Ｂ。
。書込データレジスタ１の値が［Ａ、Ｂ。
Ｃ，Ｈ，Ｉ、ＪＪと変化し、動作表示信号３ｏがタイミ
ングｔ２＋ｔ１３でオンとなり、動作表示信号３１がタ
イミングｔｕでオンとなったときの例である。カウント
レジスタ７はタイミングｔ３＊ｔｌ＄＋ｔ１４では「０
」にクリアされている。タイミングｔｉｔからｔｕでは
その値は「８」のままである。
ングｔ２＋ｔ１３でオンとなり、動作表示信号３１がタ
イミングｔｕでオンとなったときの例である。カウント
レジスタ７はタイミングｔ３＊ｔｌ＄＋ｔ１４では「０
」にクリアされている。タイミングｔｉｔからｔｕでは
その値は「８」のままである。
アドレスレジスタ２への更新指示２７はタイミングｔ！
〜ｔｌ、およびｔＩｒの間出力され、アドレスレジスタ
２の内容は「Ｘ」からこの間「＋１」カウントされてい
く。このアドレスレジスタ２の更新に伴なって記憶回路
４のアドレスＸからのワードには被履歴情報「Ｂ、Ｃ，
Ｄ、・・・・・・」が残されることになる。なお、被履
歴情報ＡはアドレスＸ−１に残っている。
〜ｔｌ、およびｔＩｒの間出力され、アドレスレジスタ
２の内容は「Ｘ」からこの間「＋１」カウントされてい
く。このアドレスレジスタ２の更新に伴なって記憶回路
４のアドレスＸからのワードには被履歴情報「Ｂ、Ｃ，
Ｄ、・・・・・・」が残されることになる。なお、被履
歴情報ＡはアドレスＸ−１に残っている。
装置で不良事象が検出されたときは、そのことが診断制
御装置９に通知されるが、このとき診断制御装置９より
記憶回路停止指示２５が行なわれ、アドレスレジスタ２
の更新抑止及び記憶回路４へのアドレスを選択するアド
レス選択回路５への診断制御装置９からの読出アドレス
２６側選択が行なわれる。診断制御装置９では読出アド
レス２６を変化させることによシ記憶回路４の内容を読
出すことが可能である。
御装置９に通知されるが、このとき診断制御装置９より
記憶回路停止指示２５が行なわれ、アドレスレジスタ２
の更新抑止及び記憶回路４へのアドレスを選択するアド
レス選択回路５への診断制御装置９からの読出アドレス
２６側選択が行なわれる。診断制御装置９では読出アド
レス２６を変化させることによシ記憶回路４の内容を読
出すことが可能である。
カウントレジスタ７のビット数の決定は、動作表示信号
３０とか動作表示信号３１によって起動される一連の処
理の処理時間を目安として行なうことができ、この値を
適当に設定することにより装置の状態が変化していると
きの一連の被履歴情報を記憶回路４に保存することは相
対的な時間関係の情報保存とともに可能である。
３０とか動作表示信号３１によって起動される一連の処
理の処理時間を目安として行なうことができ、この値を
適当に設定することにより装置の状態が変化していると
きの一連の被履歴情報を記憶回路４に保存することは相
対的な時間関係の情報保存とともに可能である。
以上説明したように本発明は、被履歴情報のうち代表的
な動作中表示信号がオンになったときからあるクロック
数間だけ毎クロック被履歴情報を記憶することによシ、
データ処理装置の状態情報の履歴記憶における少ないハ
ードウェアで意味のある被履歴情報のみを時間軸上で選
択的に記憶し、かつ一連の被履歴情報の変化に対しその
間のクロック対応の時間変化の履歴記憶も可能となシ、
履歴記憶用のメモリを有効に使用できるという効果があ
る。
な動作中表示信号がオンになったときからあるクロック
数間だけ毎クロック被履歴情報を記憶することによシ、
データ処理装置の状態情報の履歴記憶における少ないハ
ードウェアで意味のある被履歴情報のみを時間軸上で選
択的に記憶し、かつ一連の被履歴情報の変化に対しその
間のクロック対応の時間変化の履歴記憶も可能となシ、
履歴記憶用のメモリを有効に使用できるという効果があ
る。
第１図は本発明の一実施例を示すブロック図、Ｉ！２図
は本実施例の動作の時間関係例を示すタイミング図であ
る。 ■・・・・・・書込データレジスタ、２・・・・・・ア
ドレスレジスタ、３・・・・・・カウンタ、４・・川・
記憶回路、５・・・・・・アドレス選択回路、６．１２
・・・・・・ＯＲ回路、７・・・・・・カウントレジス
タ、８・・・・・・カウンタ、９・・・・・・診断制御
装置、１０・・・・・・インバータ、１１・・・・・・
ＮＡＮＤ回路、２ｏ・・・・・・被履歴情報、２１・・
・・・・書込みデータ、２２・・・・・・記憶モード、
２３・・・・・・クリア指示信号、２４・・自・・カウ
ントアツプ指示信号、２５・・・・・・記憶停止指示信
号、２６・旧・・読出アドレス、２７・・・・・・アド
レス更新指示信号、３０．３１動作表示信号、３２・・
・・・・動作中表示信号。 車２ 図
は本実施例の動作の時間関係例を示すタイミング図であ
る。 ■・・・・・・書込データレジスタ、２・・・・・・ア
ドレスレジスタ、３・・・・・・カウンタ、４・・川・
記憶回路、５・・・・・・アドレス選択回路、６．１２
・・・・・・ＯＲ回路、７・・・・・・カウントレジス
タ、８・・・・・・カウンタ、９・・・・・・診断制御
装置、１０・・・・・・インバータ、１１・・・・・・
ＮＡＮＤ回路、２ｏ・・・・・・被履歴情報、２１・・
・・・・書込みデータ、２２・・・・・・記憶モード、
２３・・・・・・クリア指示信号、２４・・自・・カウ
ントアツプ指示信号、２５・・・・・・記憶停止指示信
号、２６・旧・・読出アドレス、２７・・・・・・アド
レス更新指示信号、３０．３１動作表示信号、３２・・
・・・・動作中表示信号。 車２ 図
Claims (1)
- クロックに同期して動作するデータ処理装置の各クロッ
クでの状態情報の１部を被履歴情報として記憶回路に複
数クロックにわたって記憶する動作履歴記憶装置におい
て、前記記憶回路は、前記被履歴情報のうちの１部ビッ
トが動作中を示したときからあらかじめ決められた所定
クロック数までの範囲で前記被履歴情報を毎クロック記
憶し、前記１部ビットが前記所定クロック数の間動作中
を示さなかったときは次に前記１部ビットが動作中を示
すようになるまでその被履歴情報を記憶しないように制
御されることを特徴とする動作履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229201A JPS6288041A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60229201A JPS6288041A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6288041A true JPS6288041A (ja) | 1987-04-22 |
Family
ID=16888397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60229201A Pending JPS6288041A (ja) | 1985-10-14 | 1985-10-14 | 動作履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6288041A (ja) |
-
1985
- 1985-10-14 JP JP60229201A patent/JPS6288041A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000114B1 (ko) | 논리추적장치(論理追跡裝置) | |
| US4016409A (en) | Longitudinal parity generator for use with a memory | |
| US5473531A (en) | Finite state machine with minimized memory requirements | |
| KR920005739B1 (ko) | 기억부(memoryunit)에 사용되는 부분기입 제어회로. | |
| JPH06131253A (ja) | メモリワードの管理回路 | |
| JPS6288041A (ja) | 動作履歴記憶装置 | |
| KR960006496B1 (ko) | 기억장치와 그 버스트전송의 연속독출 확대방법 및 그 방법을 이용한 롬(rom) 내장형 마이크로컴퓨터 시스템 | |
| EP0661648A2 (en) | Digital signal processing circuit | |
| FI98665C (fi) | Signaalin ohjelmalaite | |
| US3967245A (en) | Traffic signal control device with core memory | |
| JPS6288042A (ja) | 動作履歴記憶装置 | |
| SU1564603A1 (ru) | Устройство дл обработки нечеткой информации | |
| US5584021A (en) | Binary output signal programmer using stored start and end location and timing signal states | |
| SU1660007A1 (ru) | Устройство для контроля переходов | |
| SU1108511A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1043753A2 (ru) | Устройство дл контрол блока пам ти | |
| JPS6122334B2 (ja) | ||
| SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
| SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
| JPH0833852B2 (ja) | 状態情報履歴回路 | |
| JPS58158005A (ja) | 磁気記憶装置 | |
| JPH038036B2 (ja) | ||
| JPS6246023B2 (ja) | ||
| JPS59176851A (ja) | デ−タ格納方式 | |
| JPS626341A (ja) | 情報処理装置 |