JPS6285329A - 浮動小数点演算装置 - Google Patents
浮動小数点演算装置Info
- Publication number
- JPS6285329A JPS6285329A JP60226118A JP22611885A JPS6285329A JP S6285329 A JPS6285329 A JP S6285329A JP 60226118 A JP60226118 A JP 60226118A JP 22611885 A JP22611885 A JP 22611885A JP S6285329 A JPS6285329 A JP S6285329A
- Authority
- JP
- Japan
- Prior art keywords
- radix
- format
- data
- circuit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は浮動小数点演算装置に関する。
従来、浮動小数点演算装置では、浮動小数点演算装置の
入出力データの基数は装置固有の値に固定さ−れており
、アキュムレータに保持された入力データは装置毎に設
定された基数のまま分解回路で指数部と仮数部とに分解
され、それぞれ指数演算回路および仮数演算回路で所定
の演算を行い、得られた結果は合成回路で合成、正規化
され出力データとして出力される。この時、出力データ
が、装置であらかじめ設定されたデータ形式で表わすこ
との可能なデータ範囲外である場合にはエラー信号を出
力し、演算結果が設定されているデータ形式では表現不
可能であることを上位装置に知らせる。
入出力データの基数は装置固有の値に固定さ−れており
、アキュムレータに保持された入力データは装置毎に設
定された基数のまま分解回路で指数部と仮数部とに分解
され、それぞれ指数演算回路および仮数演算回路で所定
の演算を行い、得られた結果は合成回路で合成、正規化
され出力データとして出力される。この時、出力データ
が、装置であらかじめ設定されたデータ形式で表わすこ
との可能なデータ範囲外である場合にはエラー信号を出
力し、演算結果が設定されているデータ形式では表現不
可能であることを上位装置に知らせる。
上述した従来の浮動小数点演算装置は、浮動小数点演算
装置の入出力データの基数は装置固有の値で固定されて
いるため入出力データの指数部および仮数部のデータ長
により演算可能な範囲も固定化されており、その範囲を
越えた場合はオーバーフローのエラーとなるため、有効
桁数は少ないが指数部の絶対値が大きい数値同志の演算
の実行あるいは通常の値との演算の実行を行うと表示範
囲を越えてしまうという欠点があり、また、演算装置内
部の指数部のデータ長を増やし演算データの範囲を大き
くしても入出力データの指数部のデータ長が変わらない
場合入出力データの表示範囲はそのままであるため演算
装置の能力を十分に活用できないという欠点がある。
装置の入出力データの基数は装置固有の値で固定されて
いるため入出力データの指数部および仮数部のデータ長
により演算可能な範囲も固定化されており、その範囲を
越えた場合はオーバーフローのエラーとなるため、有効
桁数は少ないが指数部の絶対値が大きい数値同志の演算
の実行あるいは通常の値との演算の実行を行うと表示範
囲を越えてしまうという欠点があり、また、演算装置内
部の指数部のデータ長を増やし演算データの範囲を大き
くしても入出力データの指数部のデータ長が変わらない
場合入出力データの表示範囲はそのままであるため演算
装置の能力を十分に活用できないという欠点がある。
本発明の浮動小数点演算装置は、浮動小数点演算の入出
力データを保持するアキュムレータと、前記入出力デー
タの基数形式を示す基数コードを保持する基数コードレ
ジスタと、航記アキュムレータに保持された入力データ
を前記基数コードが示す基数形式から内部演算形式に変
換し、指数部と仮数部とに分解する分解回路と、前記分
解回路で分解された指数部と仮数部とを保持するレジス
タと、前記レジスタの保持データに対して所定の演算を
行う指数演算回路および仮数演算回路と、前記指数演算
回路と仮数演算回路とで得られた結果な出力データに合
成し、また、出力データの基数形式を示す基数コードを
前記基数コードレジスタに入力し、入力データの基数形
式と異なる場合には割込信号を送出する合成回路とを有
しでいる。
力データを保持するアキュムレータと、前記入出力デー
タの基数形式を示す基数コードを保持する基数コードレ
ジスタと、航記アキュムレータに保持された入力データ
を前記基数コードが示す基数形式から内部演算形式に変
換し、指数部と仮数部とに分解する分解回路と、前記分
解回路で分解された指数部と仮数部とを保持するレジス
タと、前記レジスタの保持データに対して所定の演算を
行う指数演算回路および仮数演算回路と、前記指数演算
回路と仮数演算回路とで得られた結果な出力データに合
成し、また、出力データの基数形式を示す基数コードを
前記基数コードレジスタに入力し、入力データの基数形
式と異なる場合には割込信号を送出する合成回路とを有
しでいる。
このように、予め複数個の基数形式を設定し入出力デー
タの基数コードを保持するレジスタを設け、該レジスタ
の内容により演算装置内部の分解回路および合成回路で
各データの基数形式の変換を行うことにより、異なる基
数形式同志の演算か可能となると共に演算結果が入力デ
ータ形式では表現できない値となっても基数形式を変更
することにより次の処理へ進むおとが可能となる。
タの基数コードを保持するレジスタを設け、該レジスタ
の内容により演算装置内部の分解回路および合成回路で
各データの基数形式の変換を行うことにより、異なる基
数形式同志の演算か可能となると共に演算結果が入力デ
ータ形式では表現できない値となっても基数形式を変更
することにより次の処理へ進むおとが可能となる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の浮動小数点演算装置の一実施例を示す
ブロック図、第２図は本実施例における浮動小数点デー
タ形式を示す図である。
ブロック図、第２図は本実施例における浮動小数点デー
タ形式を示す図である。
本実施例では、第２図に示すように入力データは符号部
２１．指数部２２および仮数部２３で構成され、内部演
算データは指数部３１と仮数部３２で構成され、出力デ
ータは符号部４１．指数部４２および仮数部４３で構成
されている。
２１．指数部２２および仮数部２３で構成され、内部演
算データは指数部３１と仮数部３２で構成され、出力デ
ータは符号部４１．指数部４２および仮数部４３で構成
されている。
本実施例は、第１図に示すように、浮動小数点演算の入
出力データを保持するアキュムレータ１．２と、入出力
データの基数形式を示す基数コードを保持する基数コー
ドレジスタ３と、アキュムレータ１．２に保持された浮
動小数点データを基数コードレジスタ３で示された基数
形式がら内部演算形式に変換し指数部３１と仮数部３２
とに分解する分解回路４．５と、分解回路４．５で内部
演算形式に分解された指数部３１および仮数部３２を保
持するレジスタ６．７．８および９と、レジスタ６．７
の保持データから指数部の所定の演算を行う指数演算回
路１０と、レジスタ８．９の保持データから仮数部の所
定の演算を行う仮数演算回路１１と、指数演算回路ｌＯ
および仮数演算回路１１とで演算された結果から出力デ
ータを編集、合成し、出力データの基数コードを基数コ
ードレジスタ３に入力し、合成不可能な値が得られた場
合、エラー信号Ｅを出力し、また入力データの１（数コ
ードとは異なる基数コードで出力データを出力する時に
は割込信号により上位装置に報告する合成回路１）で構
成されている。
出力データを保持するアキュムレータ１．２と、入出力
データの基数形式を示す基数コードを保持する基数コー
ドレジスタ３と、アキュムレータ１．２に保持された浮
動小数点データを基数コードレジスタ３で示された基数
形式がら内部演算形式に変換し指数部３１と仮数部３２
とに分解する分解回路４．５と、分解回路４．５で内部
演算形式に分解された指数部３１および仮数部３２を保
持するレジスタ６．７．８および９と、レジスタ６．７
の保持データから指数部の所定の演算を行う指数演算回
路１０と、レジスタ８．９の保持データから仮数部の所
定の演算を行う仮数演算回路１１と、指数演算回路ｌＯ
および仮数演算回路１１とで演算された結果から出力デ
ータを編集、合成し、出力データの基数コードを基数コ
ードレジスタ３に入力し、合成不可能な値が得られた場
合、エラー信号Ｅを出力し、また入力データの１（数コ
ードとは異なる基数コードで出力データを出力する時に
は割込信号により上位装置に報告する合成回路１）で構
成されている。
上位装置は１？動小数点演算装置で浮動小数点演算を実
行する場合、浮動小数点演算入力データを構成する符号
部２１．指数部２２．仮数部２３を表現する基数のコー
ドを予め設定された複数個の基数コードから選び、基数
ニードレジスタ３に入力した後、入力データを演算装置
のアキュムレータ１および２に入力する。この時の入力
データの各部のデータ長はあらかじめ設定された値に従
う。また、アキュムレータ１およびアキュムレータ２に
設定された入力データ用の基数コードのエリアを基数コ
ードレジスタ３は持っているので異なる基数コードを設
定可能である。分解回路４および５はアキュムレータ１
および２に入力された浮動小数点演算データを内部演算
回路で演算可能なように基数コードレジスタ３に保持さ
れた入力データの基数形式から内部演算形式に変換し、
指数部３１および仮数部３２に分解する、内部演算回路
では計算積度を上げるためと入力データの全ての基数形
式に対応するため外部のデータ形式よりも指数部３１、
仮数部３２共にデータ長は拡張されている。また、内部
演算回路の基数は入力データが設定可能な基数と同等あ
るいは小さい値を採用している。
行する場合、浮動小数点演算入力データを構成する符号
部２１．指数部２２．仮数部２３を表現する基数のコー
ドを予め設定された複数個の基数コードから選び、基数
ニードレジスタ３に入力した後、入力データを演算装置
のアキュムレータ１および２に入力する。この時の入力
データの各部のデータ長はあらかじめ設定された値に従
う。また、アキュムレータ１およびアキュムレータ２に
設定された入力データ用の基数コードのエリアを基数コ
ードレジスタ３は持っているので異なる基数コードを設
定可能である。分解回路４および５はアキュムレータ１
および２に入力された浮動小数点演算データを内部演算
回路で演算可能なように基数コードレジスタ３に保持さ
れた入力データの基数形式から内部演算形式に変換し、
指数部３１および仮数部３２に分解する、内部演算回路
では計算積度を上げるためと入力データの全ての基数形
式に対応するため外部のデータ形式よりも指数部３１、
仮数部３２共にデータ長は拡張されている。また、内部
演算回路の基数は入力データが設定可能な基数と同等あ
るいは小さい値を採用している。
通常は２の基数が使用される。分解回路４および５で内
部演算形式に変換された指数部３１と仮数部３２はそれ
ぞれレジスタ６．７．８および９に入力され、上位装置
から指示された所定の演算を指数部および仮数部に分れ
て、指数演算回路１０．仮数演算回路１１でそれぞれ実
行される。それぞれの演算回路＋（１，＋＋で得られた
結果は合成回路１２で、仮数演算回路Ｉ＋での桁あふれ
処理、出力データの基数形式への変換、正規化を行い、
出力データとして符号部４１．指数部４２．仮数部４３
が合成される。
部演算形式に変換された指数部３１と仮数部３２はそれ
ぞれレジスタ６．７．８および９に入力され、上位装置
から指示された所定の演算を指数部および仮数部に分れ
て、指数演算回路１０．仮数演算回路１１でそれぞれ実
行される。それぞれの演算回路＋（１，＋＋で得られた
結果は合成回路１２で、仮数演算回路Ｉ＋での桁あふれ
処理、出力データの基数形式への変換、正規化を行い、
出力データとして符号部４１．指数部４２．仮数部４３
が合成される。
出力データの各部のデータ長は入力データの各部のデー
タ長と同じである。出力データの基数形式を示す基数コ
ードは基数フードレジスタ３の出力データ専用エリアに
保持される。また、出力データの基数形式は入力データ
の基数形式と同じ形式が選ばれる。通常の演算の場合、
出力データは入力データの基数形式で表現可能な範囲内
に入っているため従来の浮動小数点形式を用いた演算装
置により得られる値とは一致している。しかし、出力デ
ータの値が大きくなり入力データの基数形式および各部
のデータ長では表現できない場合、合成回路１２はあら
かじめ設定された基数形式の中から演算結果が表現可能
な基数形式を選び谷部のデータ長は変えずに新しい基数
形式で指数部および仮数部の演算結果を変換し、出力デ
ータとする。合成回路１２は新しい基数コードを基数コ
ードレジスタ３の出力データエリアに入力すると共に上
位装置に割込信号を送出する。上位装置は割込信号を受
取ると、基数コードレジスタ３の内容を読出し、出力デ
ータの基数形式を知ることになる。
タ長と同じである。出力データの基数形式を示す基数コ
ードは基数フードレジスタ３の出力データ専用エリアに
保持される。また、出力データの基数形式は入力データ
の基数形式と同じ形式が選ばれる。通常の演算の場合、
出力データは入力データの基数形式で表現可能な範囲内
に入っているため従来の浮動小数点形式を用いた演算装
置により得られる値とは一致している。しかし、出力デ
ータの値が大きくなり入力データの基数形式および各部
のデータ長では表現できない場合、合成回路１２はあら
かじめ設定された基数形式の中から演算結果が表現可能
な基数形式を選び谷部のデータ長は変えずに新しい基数
形式で指数部および仮数部の演算結果を変換し、出力デ
ータとする。合成回路１２は新しい基数コードを基数コ
ードレジスタ３の出力データエリアに入力すると共に上
位装置に割込信号を送出する。上位装置は割込信号を受
取ると、基数コードレジスタ３の内容を読出し、出力デ
ータの基数形式を知ることになる。
このようにして出力データが大きくなり入力データと同
じデータ形式では表現できない場合、出力データの基数
を変え仮数部の精度は若干低下するが維続して次の演算
を行うことが可能となる。しかし、あらかじめ設定され
たすべての基数形式でも表現不可能な演算結果が得られ
た場合はエラー信号Ｅを送出し上位装置に知らせる。
じデータ形式では表現できない場合、出力データの基数
を変え仮数部の精度は若干低下するが維続して次の演算
を行うことが可能となる。しかし、あらかじめ設定され
たすべての基数形式でも表現不可能な演算結果が得られ
た場合はエラー信号Ｅを送出し上位装置に知らせる。
（発明の効果）
以り説明したように本発明は、予め複数個の基数形式を
設定し入出力データの基数コードを保持するレジスタを
設け、該レジスタの゛内容により演算装置内部の分解回
路および合成回路で詐データの基数形式の変換を行うこ
とにより、異なる基数形式同志の演算か可能となると共
にＭ算結果が入力データ形式では表現できない値となっ
ても基数形式を変更することにより次の処理へ進むこと
が可能となり、また演算装置内部の演算能力を十分に使
用できるという効果がある。
設定し入出力データの基数コードを保持するレジスタを
設け、該レジスタの゛内容により演算装置内部の分解回
路および合成回路で詐データの基数形式の変換を行うこ
とにより、異なる基数形式同志の演算か可能となると共
にＭ算結果が入力データ形式では表現できない値となっ
ても基数形式を変更することにより次の処理へ進むこと
が可能となり、また演算装置内部の演算能力を十分に使
用できるという効果がある。
第１図は本発明の浮動小数点演算装置の−・実施例を示
すブロック図、第２図は本実施例における浮動小数点デ
ータ形式を示す図である。 １．２・・・アキュムレータ、 ３・・・基数コードレジスタ、 ４．５−・・分解回路、 ８．７，８．９−・・レジスタ １０・・・指数演算回路、 １１・・・仮数演算回路、
Ｉ２・・・合成回路、 Ｅ・・・エラー信号、２
１・・・入力データの符号部、 ２２・・・入力データの指数部、 ２３・・・入力データの仮数部、 ３１・・・内部演算データの指数部。 ３２・・・内部演算データの仮数部、 ４１・・・出力データの符号部、 ４２−・・出力データの指数部、 ４３・・・出力データの仮数部。
すブロック図、第２図は本実施例における浮動小数点デ
ータ形式を示す図である。 １．２・・・アキュムレータ、 ３・・・基数コードレジスタ、 ４．５−・・分解回路、 ８．７，８．９−・・レジスタ １０・・・指数演算回路、 １１・・・仮数演算回路、
Ｉ２・・・合成回路、 Ｅ・・・エラー信号、２
１・・・入力データの符号部、 ２２・・・入力データの指数部、 ２３・・・入力データの仮数部、 ３１・・・内部演算データの指数部。 ３２・・・内部演算データの仮数部、 ４１・・・出力データの符号部、 ４２−・・出力データの指数部、 ４３・・・出力データの仮数部。
Claims (1)
- 【特許請求の範囲】 浮動小数点演算の入出力データを保持するアキュムレー
タと、 前記入出力データの基数形式を示す基数コードを保持す
る基数コードレジスタと、 前記アキュムレータに保持された入力データを前記基数
コードが示す基数形式から内部演算形式に変換し、指数
部と仮数部とに分解する分解回路と、 前記分解回路で分解された指数部と仮数部とを保持する
レジスタと、 前記レジスタの保持データに対して所定の演算を行う指
数演算回路および仮数演算回路と、前記指数演算回路と
仮数演算回路とで得られた結果を出力データに合成し、
また出力データの基数形式を示す基数コードを前記基数
コードレジスタに入力し、入力データの基数形式と異な
る場合には割込信号を送出する合成回路とを有する浮動
小数点演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226118A JPS6285329A (ja) | 1985-10-09 | 1985-10-09 | 浮動小数点演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60226118A JPS6285329A (ja) | 1985-10-09 | 1985-10-09 | 浮動小数点演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285329A true JPS6285329A (ja) | 1987-04-18 |
Family
ID=16840117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60226118A Pending JPS6285329A (ja) | 1985-10-09 | 1985-10-09 | 浮動小数点演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6285329A (ja) |
-
1985
- 1985-10-09 JP JP60226118A patent/JPS6285329A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05134851A (ja) | 乗算回路出力方式 | |
| EP0936540B1 (en) | Information processing apparatus having a CPU and an auxiliary arithmetic unit | |
| JPS6285329A (ja) | 浮動小数点演算装置 | |
| JPS6285328A (ja) | 浮動小数点演算装置 | |
| JPH03192429A (ja) | 平方根演算装置 | |
| JPH05100822A (ja) | デイジタルシグナルプロセツサ | |
| JPH0789314B2 (ja) | 浮動小数点条件符号生成方式 | |
| JPH0831024B2 (ja) | 演算プロセッサ | |
| US6128636A (en) | Method for interfacing floating point and integer processes in a computer system | |
| JPS5953926A (ja) | 制御装置 | |
| KR100259852B1 (ko) | 페이징 시스템을 위한 주파수 데이터 처리 방법 | |
| JPH01220026A (ja) | ｎビット演算装置 | |
| JPS6165353A (ja) | 電子機器 | |
| RU2040115C1 (ru) | Преобразователь четырехразрядного двоичного кода в двоично-десятичный код | |
| JPH04124724A (ja) | １０進演算回路 | |
| SU1675897A1 (ru) | Устройство дл обработки данных переменной длины | |
| JPH02297627A (ja) | イミーディエト・データの転送，演算命令実行方式 | |
| WO1996027831A1 (en) | Floating point conversion circuit | |
| JPH02165225A (ja) | 精度つき浮動小数点数演算処理装置 | |
| JPS62293432A (ja) | 情報処理装置 | |
| JPH01240961A (ja) | Ｄｍａ転送方式 | |
| JPS6116325A (ja) | 浮動小数点演算方式 | |
| JPH01276222A (ja) | データ変換装置 | |
| JP2005310051A (ja) | デジタル信号処理装置 | |
| JPH02264324A (ja) | シフト回路 |