JPS6282562A

JPS6282562A - ビデオデイスク再生装置の２倍速検出回路

Info

Publication number: JPS6282562A
Application number: JP60221782A
Authority: JP
Inventors: Sadayuki Narisawa; 貞之成澤
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1985-10-07
Filing date: 1985-10-07
Publication date: 1987-04-16
Also published as: US4823203A; JPH0150026B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ビデオディスク再生装置において、ディス
ク回転が正規の速度の２倍（以下２倍速という。）とな
っていることを検出するための回路に関する。

〔従来の技術〕

ビデオディスク再生装置におけるディスク回転＆ＩＩ　
ｔｌｌは、一般にＡ　Ｆ　Ｃ（Ａｕｔｏ　Ｆｒｅｑｕｅ
ｎｃｙ　Ｃｏｎｔｒｏｌ　）ｉｆ、１ｌｌｔｌと、Ｐ　
Ｌ　Ｌ　（Ｐｈａｓｅ　１ｏｃｋｅｄ　１ｏｏｐ　）制
御とを切換えて行なっている。ＡＦＣ制御は、ディスク
モータに直結したＦ　Ｇ　（Ｆｒｅｑｕｅｎｃｙ　Ｇｅ
ｎｅｒａｔｏｒ　）によりディスクモータの回転速度に
比例した周期パルスを得て、これを水晶発振出力に基づ
く基準パルスと周波数比較して、ディスクモータを回転
制御する比較的粗い制御である。ＰＬＬ制御は、ディス
ク再生信号から水平同期信号を抽出して、これを水晶発
振出力に基づく基準クロックと位相比較して、ディスク
モータを回転制御する比較的高精度の制御である。

ディスクモータの起動時においては、始めにＡＦＣ制御
により回転を立ち上げ、ディスクから再生信号が得られ
て、水平同期信号と基準クロックとの位相比較によるＰ
ＬＬ制御に引き込める状態が得られたら、ＡＦＣｉｔｉ
ｌｌｔｌｌからＰＬＬ制御に切換えるようにしている。

ＡＦＣ制御による目標回転速度は、ＣＬＶ。

ＣＡＭディスクの最内周の回転速度（１８００ｒ、　ｐ
、　ｒｎ、　）に合わせてあり、したがってＣＬＶディ
スクでは内周側の回転速度は外周側の回転速度（Ｒ外周
で６００ｒ、ｐ、ｇ＋、　）の２倍以上になるので、外
周側においてＰＬＬ制御によるロックが外れＡＦＣ制御
になった場合、回転速度が本来の２倍速に達してしまう
可能性もある。

ＰＬＬＩＩＪＩＤにおける水平同期信号の抽出は、第２
図に示すように、ディスク再生信号から得られる同期成
分信号の立下りを検出して行なっているが、ノイズや垂
直帰線消去期間中にある等化パルスを除去するため、水
平同期信号が予想される区間にウィンドをかけて、正規
の水平同期信号のみを抽出している。

このため、２倍速時においては、第３図に示すように、
水平同期信号は正常時の１／２の周期で生じるものの、
前記ウィンドによって１つおきに排除されてしまうため
、ウィンド出力は正常回転時と何ら変わりなくなり、し
たがってこれらの相違を認識する手段なしでは、当然こ
れを誤認してしまい、もって、２倍速の状態でもＰＬＬ
制御に移行してしまい、かつこの状態でロックしてしま
う可能性があった。

〔発明が解決しようとする問題点〕

この発明は、前記従来の技術における問題点を解決して
、ディスク回転の２倍速状態を的確に検出、することが
できるビデオディスク再生装置の２倍速検出回路を提供
しようとするものである。

〔問題点を解決するための手段〕

この発明は、水平同期信号を抽出する時間ウィンドの中
間タイミングに存在する信号をカウントし、設定期間内
にそのカウント値が所定値に達したことをもって２倍速
を検出するようにしたものである。

〔作　用〕

この発明の前記解決手段によれば、テレビジョン信号の
１フイールド内で水平同期信号の中間には、垂直帰線消
去期間における等化パルスしか存在しないので、正常回
転時は水平同期信号を抽出する時間ウィンドの中間タイ
ミングには、この等化パルスしか検出されないが、２倍
速になると、水平同期信号の周期が１／２になるので水
平同期信号を抽出する時間ウィンドの中間タイミングに
もそれぞれ水平同期信号が入ってくるため、中間タイミ
ングに存在する信号をカウントして、そのカウント値が
所定値に達したことをもって、２倍速と判断することが
できる。

〔実施例〕

この発明の一実施例を第１図に示す。

第１図において、ビデオディスク１０はディスクモータ
１２により回転駆動される。ディスクモータ１２にはＦ
　Ｇ　（Ｆｒｅｑｕｅｎｃｙ　Ｇｅｎｅｒａｔｏｒ　）
　１４が直結され、ＦＧ１４からは、その回覧速度に比
例した周期でパルスが出力される。

ヘッド１６により検出されたディスク１０の記録情報は
、パルス周波数変調信号からなり、ＨＦアンプ１８を介
してＦＭ検波回路２０に入力され、ここでＦＭ検波され
て、複合映像信号が出力される。

また、）−ＩＦアンプ１８の出力は、別途、ＴＢＣ（Ｔ
ｉｍｅ　Ｂａ５ｅ　Ｃｏｒｒｅｃｔ　）回路２１に入力
される。

ＴＢＣ回路２１はディスク再生信号中に含まれるジッタ
（時間軸方向のゆらぎ）を除去するもので、連続可変の
遅延回路（例えば特願昭５９−１６０７８４号に記載の
ＣＭＯＳインバータを用いた遅延回路）で構成される。

ＴＢＣコントロール回路２３は、ＴＢＧ回路２１の遅延
時間を連続的に可変制御するもので、ＴＢＣ回路２１の
出ツノ中に存在する水平同期信号成分と、水晶発振出力
に基づき正規の水平同期信号の周期で発生されるクロッ
クφｈとを位相比較して、その位相差に応じてＴＢＧ回
路２１の遅延時間を制御することにより、ＴＢＧ回路２
１からジッタの除去された信号を出力する。

また、ＦＭ検波回路２０から得られる複合映像信号は、
同期分離回路２２で同期成分信号Ｃ３ＹＮＣが分離され
る。

エツジ検出回路２４は、同期成分信号Ｃ３ＹＮＣ中から、明らかにノイズによるものと判断さ
れる立下がりを除いた同期成分信号Ｃ３ＹＮＣの立下が
りを検出し、同期検出信号５ＹＮＤＷを出力する。なお
、ここでのノイズ除去は、同期信号の規格から見て、立
下がり後の′Ｌ“レベルの幅が充分であり、かつ、その
立下がり以前の所定時間内は常に立上がった“Ｈ”レベ
ル状態にあるような立下がりのみを検出することにより
行なっている。

このようにして得られた同期検出信号５ＹＮＤＷには、水平同期信号Ｈ８ＹＯのみならず、垂
直同期信号を識別するために、垂直帰線消去期間のみ水
平同期信号Ｈ８ＹＯのタイミングの中間位置に介挿され
ている等化パルスが含まれている。また、不測のノイズ
成分等もいまだ残存している可能性がある。

そこで、ウィンド設定回路２８では、水平同期信号Ｈ３
ＹＯが予想されるタイミングにウィンドＷＤを設定し、
アンド回路２６によって同期検出信号５ＹＮＤＷの内そ
のウィンドＷ［）内に入ってくる信号を真の水平同期信
号Ｈ８ＹＯとして抽出する。これにより、等化パルスや
残存ノイズはウィンドＷＤの外となって排除される。

ウィンドＷＤの幅は、後述するように、ディスク回転の
安定状態によって切換えられる。

ウィンドシイ制御カウンタ３０は、１水平走査期間Ｈ（
＝水平同期信号Ｈ８ＹＯの正規の発生間隔）内のタイミ
ングを測るもので、水晶発振出力に基づくクロックで歩
進され、正規の回転速度のとき１水平走査１１１ｆｆｌ
Ｈで４５５カウントして（カウント値は０〜４５４）、
水平同期信号Ｈ８ＹＯによってクリアされる。

保護回路３２は、ドロップアウト等により前記ウィンド
ＷＤ内に水平同期信号Ｈ８ＹＯが得られなかった場合に
、その代替信号としてウィンド制御カウンタ３０の４５
４カウント目で信号）−１ｓＹ　Ｉを出力するものであ
る。代替信号Ｈ８ＹＩが用いられた場合は、この代替信
号Ｈ３ＹＩによってウィンド制御カウンタ３０はクリア
される。

なお、ウィンドＷＤは、ウィンド制御カウンタ３０の４
５４カウント目を中心にその前後に広がりを持っている
ので、この４５４カウント目のタイミング時には、ウィ
ンドＷＤ中に水平同期信号Ｈ３ＹＯが入っているかどう
かはまだわからない（／１５４カウントの後のウィンド
ＷＤより後半に入っている可能性がある。）。そこで、
保護回路３２では、水平同期信号Ｈ８ＹＯおよびその代
替信号ト＋ＳＹＩを所定時間遅延してウィンドＷＤの終
了を待って水平同期信号Ｈ８ＹＯ（水平同期信号Ｈ３Ｙ
○が得られたとき）または代替信号１−ＩＳＹＩ（水平
同期信号Ｈ３ＹＯが得られなかったとき）を出力する。

切換回路３４は、ディスク回転制御モードを水平同期信
号）−ＩＳＹＮＣと基準クロックＲＦ　ＨＳ　Ｙ　Ｎ　
Ｃどの位相比較によるＰＬＬ制御と、ＦＧ１４の出力パ
ルスＥＸＦＧと基準クロックＩＦＧとの周波数比較によ
るＡＦＣ制御に切換えるものである。比較器３６はこれ
ら位相比較または周波数比較を行なってディスクモータ
１２を回転制御する。

ウィンドレジスタ制御回路４０は、ウィンド制御カウン
タ３０のカウント値をみて、各種ウィンドの開始、終了
のタイミングを指示する信号を出力するものである。こ
こでは、前述した水平同期信号Ｈ３ＹＯを抽出するため
のウィンドＷＤの伯に、２倍速を検出するための中間ウ
ィンドＨ２ＷＤ、ディスク回転の安定状態を検出するた
めのウィンドＷＳの各タイミングを指示している。

ウィンドの一例を第４図に示す。水平同期信号Ｈ８ＹＯ
を抽出するためのウィンドＷＤは、広いウィンドＷＤ１
と、狭いウィンドＷＤ２がある。

広いウィンドＷＤ１は、ウィンド制御カウンタ３０のカ
ウント値が３１８から５９２（ＩＨの期間を１００％と
して、水平同期信号Ｈ８ＹＯが予想されるタイミングの
±３０％）の期間に設定される。狭いウィンドＷＤ２は
、カウント値が４４８から４７６（同一１．５％から＋
４．８％）の期間に設定される。

２倍速を検出するための中間ウィンドＨ２ＷＤは、カウ
ント（直が１５８から３１８（同一６５％から−３０％
）の期間、すなわち、１日の略々中央に位置する所定期
間に設定される。これは等化パルスのタイミングでもあ
る。

ディスク回転の安定状態を検出するためのウィンドＷＳ
は、広い方から順にＷＳＩ、ＷＳ３、ＷＳ２がある。ウ
ィンドＷＳ１は、カウント値が３１８から５９２（水平
同期信号Ｈ８ＹＯの予想タイミングの±３０％）の期間
に設定される。ウィンドＷＳ３は、カウント値が４４８
から４７６（同一１．５％から＋４．８％）のＷ４門に
設定される。ウィンドＷＳ２は、カウント値が４４８か
ら４６１（同±１．５％）の期間に設定される。

ウィンドレジスタ３８は、前記各種ウィンドごとに個々
にレジスタを具え、前記ウィンドレジスタ制御回路４０
からの各対応するタイミングによりそれぞれセット、リ
セットされて、前記ウィンドの領域を示す信号をそれぞ
れ出力する。

２倍速検出回路４５は、ディスク回転の２倍速状態を検
出するものである。２倍速検出回路４５において、アン
ド回路４２は、同期検出信号５ＹＮＤＷの中から水平走
査期間Ｈの中間のタイミングに設定された前記中間ウィ
ンドＨ２ＷＤに含まれる信号（以下中間パルスＭＰとい
う）を抽出するものである。

ＨＬカウンタ４４は、アンド回路４２で抽出された中間
パルスＭＰをカウントするものである。

ＨＬカウンタ４４は、水平同期信号Ｈ８ＹＮＣを分周回
路４８で３２分周した信号ＴＭＨ８Ｙにより（３２日ご
とに）リセットされる。

２倍速判定回路４６は、Ｉ−（Ｌカウンタ４４のカウン
ト値に基づき、ディスク回転の２倍速状態を検出するも
のである。テレビジョン信号の１フイールド内で水平同
期信号の中間のタイミングにある信号は、第５図に点線
矢印で示すように、垂直帰線消去期間中の９個の等化パ
ルスだけであり、正規の速度で回転しているときは、Ｈ
Ｌカウンタ３２がリセットされるまでの３２Ｈの期間（
１フイールドの約１／８の期間）内では、ＨＬカウンタ
４８のカウント値は最大で等化パルスによる９カウント
であるので、２倍速判定回路４６は、ＨＬカウンタ４８
のカウント値が１０に達したことをもって２倍速判定信
号８２Ｍ０を出力する。

２倍速判定信号８２Ｍ０はアンド回路５０を動作可能に
し、中間パルスＭＰをアンド回路５０から出力させる。

なお、２倍速状態でないにもかかわらず、等化パルスの
他にノイズが加わってＨＬカウンタ４８のカウント値が
１０に達することもあり得るので、２倍速判定回路４６
では、ＨＬカウンタ４８のカウント値が１０に達しても
、その３２Ｈの期間ではすぐには２倍速状態と判定せず
に、次の３２Ｈの期間で２倍速判定信号Ｈ２ＭＤを出す
ようにしている。このようにすれば、２倍速判定信号８
２Ｍ０が出力されている３２Ｈの１′！ｌＪ間では、す
でに等化パルスは通過してしまった後なので、等化パル
スが誤って２倍速検出回路４５から出力されるおそれは
な（なる。

第６図は、２倍速検出回路２５による２倍速検出動作を
示したものである。

２倍速状態では、エツジ検出回路２４からは、１／２日
ごとに同期検出信号５ＹＮＤＷが出力される。

中間ウィンドＨ２ＷＤは、水平同期信号Ｈ８ＹＯの抽出
用ウィンドＷＤの中間のタイミングで出力されるが、２
倍速状態では中間ウィンドＨ２ＷＤのタイミングにも同
期検出信号５ＹＮＤＷが現われるので、これがアンド回
路４２を通って中間パルスＭＰとしてＨＬカウンタ４４
に入力され、ＨＬカウンタ４４をカウントアツプする。

ＨＬカウンタ４４が、信号ＴＭＨ８Ｙにより３２Ｈごと
にリセットされるまでに、そのカウント値が１０に達す
ると、２倍速判定回路４６内では２倍速検出フラグＧＥ
ＩＯが立てられる。そして、このフラグＧＥＩＯに基づ
き、次の３２Ｈの期間で２倍速検出信号１−１２Ｍ０が
出力される。この期間でも２倍速が検出されると、更に
その次の３２８区間でも２倍速検出信号Ｈ２ＭＤは出力
さ−れ続ける。２倍速検出信号８２Ｍ０が出力されると
、その間における中間パルスＭＰがアンド回路５０を介
して、パルスＤＷ２として出力される。

２倍速状態が解消されると、ＨＬカウンタ４４のカウン
ト値は１０に達する前にリセットされるので、２倍速検
出フラグＧＥ１０は立たなくなり、２倍速判定信号１−
１２ＭＤは出力されなくなる。これにより、アンド回路
５０は動作不能になり、ノイズ等による中間パルスＭＰ
が入力されても、アンド回路５０から信号ＤＷ２は出力
されなくなる。

２倍速検出回路４５の出力パルスＤＷ２は、モード制御
部５１に入力される。モード制御部５１は、ディスク回
転の安定状態を検出して、制御モードを切換えるもので
ある。ビデオディスクにおけるディスクモータの回転制
御は、前述のようにＡＦＣ制御とＰＬＬ１！１ｌｌｌｌ
ｌを切換えて行なっており、ＡＦＣ制御で立ち上げ、Ｐ
ＬＬ制御に引き込める状態が得られたらＰＬＬｔｉｌｌ
ｔｌｌに切換えるようにしている。しかしながら、ＰＬ
Ｌ制御に引込める範囲は、目標速度に対して広がりがあ
り、ＰＬＬ制御に引き込んだからといって、すぐにディ
スクモータが目標速度で安定に回転づ−るとは限らない
。

また、一旦ＰＬＬ制御で目標速度で安定に回転した状態
が１りられた後においても、何らかの原因（ｖｊｊＪ撃
ヤティスク面のキズ等）　’Ｔ：”　Ｐ　Ｌ　Ｌ　ｆｉ
’ｌ　（１１（７）　ロックが外れることもある。した
がって、単にＰＬＬ制御に引き込んだということでづぐ
に安定回転状態と判断して、安定回転状態でのみ実行す
べき制ｔｌｌ（例えば前記ＴＢＣ回路２１によるジッタ
除去制御、あるいは前記ウィンド設定回路２８によるＨ
３ＹＯ抽出用ウィンドの切換制御等）を行なったのでは
、これらの正確な制御は期待できない。

そこで、モード制御部５１では、ディスク回転の安定状
態に応じて制御モードをＡＦＣモードＰ　Ｌ　ｔ−１モ
ード、ＰＬＬ２モードに切換えている。

ＡＦＣモードは最も非安定な状態で用いられるもので、
Ａ　Ｆ　Ｃｔｉｌ制御によりディスク回転制御が実行さ
れる。ＰＬＬＩモードはＡＦＣモードよりは安定である
が、まだ最終的な安定状態には至ってない場合に用いら
れるもので、ＰＬＬ制御によりディスク回転制御が実行
される。ＰＬＬ２モードは最終的な安定状態で用いられ
るもので、ＰＬＬ１モードと同様にＰＬＬ制御によりデ
ィスク回転制御が実行される。このＰＬＬ２モードに至
って初めてＴＢＣ回路２１によるジッタ除去制御、ウィ
ンド設定回路２８によるウィンド切換制御が実行される
。上位のモードに切換わるには厳しい条件が課されるが
、一旦上位のモードに入ったらむやみに下位のモードに
切換わらないようにして、モードのＩ”ｌｆＦな切換を
防止している。

ディスク回転の安定状態の検出は、前記ウィンドレジス
タ３８から出力されるディスク回転状態検出用ウィンド
ＷＳ等を用いて、水平同期信号１−（Ｓ　Ｙ　Ｏが期待
されるタイミングに同期検出信号５ＹＮＤＷが得られる
かどうかで行なっている。

づ“なりも、ウィンドＷＳ内に同期検出信号５ＹＮＤＷ
が得られる回数が多ければ安定状態と判断され、少なけ
れば非安定状態と判断される。

ＡＦＣ制御で駆動されている場合は、広いウィンドＷＳ
１（水平同期信号ト＋ＳＹＯの期待タイミングの±３０
％の範囲）で同期検出信号５ＹＮＤＷを見て、そのウィ
ンドＷＳ１に入ってくる回数が多くなったらＰＬＬＩ制
御に制御モードを切換えるようにしている。ＰＬＬ１．
ｔｉｌｌｌｉｌでは狭いウィンドＷＳ２（同±１．５％
の範囲）で同期検出信号５ＹＮＤＷを見て、このウィン
ドＷＳ２に入る回数が多くなったら、確実に安定状態に
達したと判断してＰＬＬ２モードに切換えている。

ＰＬＬ２モードに入ったことで最終安定状態に達したこ
とが確認され、前述ＴＢＣ回路２１によるジッタ除去制
御や水平同期信号Ｈ３ＹＯ＆抽出するためのウィンドＷ
Ｄの切換（広いウィンドＷＤ１から狭いウィンドＷＤ２
へ切換える。）Ｗの制御が実行される。このウィンドＷ
Ｄの切換により同期検出信号５ＹＮＤＷ中のノイズが確
実に除去され、正規の水平同期信号Ｈ３ＹＯのみが抽出
される。ＰＬＬモード２に一口大った後も何らかの原因
で回転が不安定になることがあるので、ウィンドＷＳ３
で水平同期信号１−Ｉ　Ｓ　Ｙ　Ｏを見て、そのウィン
ドに入らない場合が多くなったらＰＬＬ１モードに戻す
ようにしている。この場合、頻繁にモードが切換わるの
を防止するため、ＰＬＬ２モードで使用するウィンドＷ
８３は−１．５〜＋４．８％として、ＰＬＬ１モードで
使用するウィンドＷＳ２（±１．５％）よりも広くして
いる。

なお、２倍速が検出された場合は、非安定状態であるか
ら、モードを落とすあるいは上げないように制御される
。

モード制御部５１の構成について説明する。

ウィンド選択回路６４は、ディスク回転の安定状態検出
用ウィンドＷＳを選択するものである。

ここでは、後述するモード信号ＭＯおよびＬＭＴカウン
タ７２からの信号ＬＭＴとによって、ウィンドＷＳとし
て、ＷＳＩ、ＷＳ２、ＷＳ３（第４図）のいずれかが選
択される。

アップ制御回路６２は、同期検出信号５ＹＮＤＷのうち正規の速度での水平同期信号Ｈ８Ｙ○
のタイミングにあるウィンドＷＳ内（以下これをウィン
ドｗｓｕｐとも呼ぶ）にあるものを通過させる。ダウン
制御回路６６は、同期検出信号５ＹＮＤＷのうちウィン
ドＷＳ外で、かつ中間ウィンドＨ２ＷＤ外（以下これを
まとめてウィンドＷＳＤＷと呼ぶ）にあるものを通過さ
せる。

なお、ここで中間ウィンドＨ２ＷＤ内にあるものを除外
してるのは正常回転時に等化パルスでダウン信号を出さ
ないようにするためである。

安定回転のときはウィンドｗｓｕｐ内に同期検出信号５
ＹＮＤＷが現われる回数が多くなり、非安定回転のとき
はウィンドＷＳＤＷ外に同期検出信号５ＹＮＤＷが現わ
れる回数が多くなる。

なお、ダウン制御回路６６は、１日間でウィンドｗｓｕ
ｐＳｗｓｏｗ内いずれにも信号が現われないときは、非
安定回転と判断して、内部の基準カウンタにて規定され
る１日ごとに１つずつパルスを出力する。

モード制御カウンタ５８は、アップ制御回路６２の出力
パルスによりアップカウントされ（ただし、２倍速検出
時は、後述するようにアンド回路６０がオフされるので
、アップカウントはされない。）、ダウン制御回路６６
の出力によりダウンカウントされる。したがって、現在
のモードにおいて、回転が安定してきて、ウィンドＷＳ
内に同期検出信号５ＹＮＤＷが入る回数が多くなれば、
モード制御カウンタ５８のカウント値Ｗは上昇し、回転
がまだ非安定でウィンドｗｓｕｐ間期検出信号５ＹＮＤ
Ｗが入る回数が多ければ、モード制御カウンタ５８カウ
ント値Ｎは下降する。

モード制御カウンタ５８はＯからＮ１を経てＮ２　（Ｎ
１．Ｎ２は後述する限界値で、例えばＮ１＝２０４８、
Ｎ２＝３０７２に設定される。）までアップ／ダウンカ
ウントする。そして、０まで達するとダウンパルスが入
力されてもＯより下には下がらない。また、Ｎ２まで達
するとアップパルスが入力されてもＮ２より上には上が
らない。

モード制御カウンタ５８は制御モードの切換えに利用さ
れるもので、アップカウントされた場合は、安定回転に
向かっていると判断されるから、所定の限界値に達した
ことを確認してより上位の制御モードに切換えられる。

また、ダウンカウントされた場合は、非安定と判断され
るから、所定の限界値に達したことを確認して、より下
位の制御モードに切換えられる。

カウント値判定回路６８は、回転制御モードを切換える
条件として、モード制御カウンタ５８のカウント値が限
界値Ｎ１またはＮ２に達したことを検出するものである
。

モード判定カウンタ７４は、制御モードを指令するもの
で、カウント値そのものが制御モードを示す。すなわち
、モード制御カウンタ７４は、モード制御回路７０によ
りＯ〜２までアップ／ダウンカウントされ、カウント値
ＯでＡＦＣモードを指令し、カウント値１でＰＬＬ１モ
ードを指令し、カウント値２でＰＬＬ２モードを指令す
る。モード信号ＭＤは切換回路３４に入力され、カウン
ト値がＯのときは回転制御の切換回路３４をＡＦＣ側に
切換え、カウント値が１または２のときは切換回路３４
をＰＬＬ側に切換える。

ＬＭＴカウンタ７２は、モード制御カウンタ５８の目標
値として限界値Ｎ１．Ｎ２のいずれを選択するかを示す
カウンタである。モード制御カウンタ５８のカウント値
ＮがＮ１より小ざい場合はＬＭＴカウンタ７２は１（Ｎ
１選択）とされ、カウント値ＮがＮ１より大きい場合は
ＬＭＴカウンタ７２は２（Ｎ２選択）とされる。

モード制御回路７０は、現在のモードＭＤ、Ｌ　Ｍ　Ｔ
カウンタ７２のカウント１ＬＪ５よびモード制御カウン
タ５８のカウント値によって、モード判定カウンタ７４
およびＬＭＴカウンタ７２のアップ／ダウンを行なって
、モードの切換を行なうものである。

各モードの状態を第７図に示す。

ＡＦＣモード（ＭＤ＝Ｏ）で、ＬＭＴカウンタ７２が１
　＜Ｎ１ｍ択）のときは、ディスク回転状態検出用ウィ
ンドＷＳは±３０％であり、このときＨ３ＹＯの抽出用
ウィンドＷＤは±３０％に制御され、ＴＢＣはオフされ
る。これが初期状態である。

ＰＬＬ１モード＜ＭＯ＝１ンで、ＬＭＴカウンタ７２が
１（Ｎ１３ｍ択）のときは、ディスク回転状態検出用ウ
ィンドＷＳは±３０％であり、このときＨ３Ｙ○抽出用
ウィンドＷＤは±３０％に制御され、ＴＢＣはオフされ
る。

ＰＬＬモード（ＭＤ＝１）でＬＭＴカウンタ７２が２（
Ｎ２ｍ択）のときは、ディスク回転状態検出用ウィンド
ＷＳは±１．５％であり、このときＨ８Ｙ○抽出用ウィ
ンドＷＤは±３０％に制御され、ＴＢＣはオフされる。

ＰＬＬ２モード（ＭＤ＝２）で、ＬＭＴカウンタ７２が
２（Ｎ２ｍ択）のときは、ディスク回転状態検出用ＷＳ
は−１，５％〜＋４．８％であり、このときｌ−１ｓＹ
Ｏ抽出用ウインドＷＤは−１，５％〜＋４．８％に制御
され、ＴＢＧはオンされる。

これが最終安定状態である。

なお、回路の誤動作等により第７図にないモードとＬＭ
Ｔカウンタ７２の組合せく例えば、ＡＦＣモードでＬＭ
Ｔカウンタ７２が２となる組合せ、あるいはＰＬＬ２モ
ードでＬＭＴカウンタ７２が１となる組合せ〉が生じた
場合は、モード制御回路７０はモード判定カウンタ７４
をクリア、ＬＭＴカウンタ７２を１にして、初期状態で
あるＡＦＣモードに戻す。

次に限界値Ｎ１．Ｎ２の切換条件を第８図に示す。限界
値を選択するＬＭＴカウンタ７２は、それ自身の切換前
の状態とモード制御カウンタ５８の（直Ｎによって切換
えられる。すなわち、切換前の限界値がＮｌ（ＬＭＴカ
ウンタ７２が１）のときは、カウント値Ｎがアップして
Ｎ＝Ｎ１に達すると、Ｎ２（ＬＭＴカウンタ７２が２）
に切換わる。また、切換前の限界値がＮ２（ＬＭＴカウ
ンタ７２が２）のときは、カウント値ＮがダウンしてＮ
＝Ｎ　１に達すると、Ｎ１　（ＬＭＴカンタ７２が１）
に切換ねる。

次に、制御モード切換の条件を第９図に示す。

制御モードは、切換前の制御モードとモード制御カウン
タ５８のカウント値によって切換えられる。

づなわら、切換前の制御モードがＡＦＣのときは、カウ
ント値Ｎが限界値Ｎ１に達することによりＰ　Ｌ　Ｌ　
１モードに切換わる。ｆｌｉｌｌ　ｔｉｌモードが−Ｈ
ＰＬＬ１モードに切換ねると、次のＰＬＬ２モードの切
換条件を満たさない限りたとえカウント値Ｎが限界値Ｎ
１より下がってもＰＬＬ１モードを保持する。

切換前の制御モードがＰＬＬＩのときは、カウント値Ｎ
が限界１直Ｎ２に達することにより、ＰＬＬ２モードに
切換ねる。切換前の制御モードがＰＬＬ２のときは、カ
ウント値Ｎが限界値Ｎ１に達することにより、ＰＬＬＩ
モードに切換ねる。

切換前の制御モードがＰＬＬＩのときは、カウント値Ｎ
Ｉ′ｆｉＯに達することによりＡＦＣモードに切換わる
。

第１０図は、以上の切換条件による制御モードの遷移状
態を一般的に示したものである。これは通常の再生指令
が与えられた場合の動作であり、左側の初期状態Ａから
右側の最終安定状態りを目標に遷移するように順番に（
ずなわち飛び越えることはない。）動作する。

初期状態ＡはＡＦＣモードであり、このとぎ広いウィン
ドＷＳ−±３０％で回転状態を児ている。

初期状態Ａでカウント値Ｎ１に達すると、中間状態Ｂの
ＰＬＬＩモードに切換ねり、ウィンドＷＳも±１．５％
と狭くなる。ディスク回転制御がＡＦＣ制御からＰ　Ｌ
　Ｌ　ａｉｌｌ　ｔｉｔへの切り換わることにより一時
的にカウント値ＮがＮ１より下がることがあり、このと
きは、中間状態Ｃとして、同じＰＬＬ１モードでもウィ
ンドＷＳを±３０％に広げて回転状態を見る。中間状態
Ｃで再び安定方向に動作してカウント値Ｎ１に達すると
、再び中間状態Ｂに戻ってＷＳ＝±１．５％の狭いウィ
ンドで回転状態を見る。この中間状態で安定方向に動作
してカウント値がＮ２に達すると、最終安定状態りのＰ
ＬＬ２モードに切換ねる。ＰＬＬ２モードではウィンド
ＷＳを−１，５〜＋４．８％と中間状態Ｂよりも少し広
げて、むやみにモードが下がらないようにしている。こ
の最終安定状！ｆｆ１Ｄに達すると、Ｈ８ＹＯ抽出用ウ
ィンドＷＤは今までの±３０％から−１，５〜＋４．８
％へと切換ねり、ノイズがより確実に除去される。また
、ＴＢＣ回路２１によるジッタ除去動作が開始され、安
定な再生が実現される。

ＰＬＬ２モードで安定に回転している状態でも、ＶｆＪ
ｙやディスクのキズ等によりフォーカスが落ちて回転が
不安定になることがある。このとき、カウント値ＮがＮ
１まで下がると、中間状ＲＣのＰＬＬＩモードに切換ね
り、回転の立てなおしが図られる。中間状態Ｃで回転の
立てなおしが成功すると、中間状態Ｂ−＋最終安定状態
りへと戻る。

中間状態Ｃで回転の立てなおしが失敗すると、初期状態
ＡのＡＦＣモードまで落ち、ここで更に回転の立てなお
しが図られて、中間状態Ｂ→（中間状ＢＣ→中間状態Ｂ
）→最終安定状態りへと切換わっていく。

第１１図は、実際のモード遷移の状況を示したものであ
る。ａで動作が開始されると、カウントＩＩＮがＮ１に
達するまではＡＦＣモードで制御される。ｂでＮ１に達
するとＰＬＬ１モード（中間状ＩＢ）に切換わるが、カ
ウント値ＮがダウンしてＣでＮ１に戻るとＰＬＬ１モー
ド（中間状ｉｃ＞に切換わる。そして、そのままカウン
トダウンして、ｄでカウント値ＮがＯになると、ＡＦＣ
モードに戻る。カウント値ＮはＯ以下にはダウンしない
。

ＡＦＣモードで立てなおしが図られ、ｅでＮ１に達する
とＰＬＬ１モード（中間状態Ｂ）に切換ねる。回転制御
をＡＦＣ制御からＰＬＬ制御に切換えるのに伴ない、回
転が一時的に不安定になり、カウント値がダウンしてｆ
でＮ１に達し、ＰＬＬ１モード（中間状ＩＣ）に切換ね
るが、ここで立てなおしが図られ、再びカウントアツプ
してｑでＮ１に達すると、再びＰＬＬＩモード（中間状
態Ｂ）に戻る。更にそのままカウントアツプしてｈでＮ
２に達するとＰＬＬ２モードに切換わる。カウント値Ｎ
はＮ２以上にはアップしない。

その後、何らかの原因で回転が不安定になり、ｉＴ：Ｎ
１に達するとＰＩ−Ｌｌ（中間モードＣ）に落ちて立て
なおしが図られる。そして、立てなおしが成功して、ｊ
でＮ１に達すると、ＰＬＬ１（中間モードＢ）に切換ね
り、更にそのままカウントアツプしてｋでＮ２に達する
とＰＬＬ２に切換わる。

その後再び回転が不安定になり、ｐでＮ１に達すると、
ＰＬＬ１　（中間モードＣ）に落ちて、立てなおしが図
られる。ｍで一旦はＮ１に達してＰＬＬ１　（中間モー
ドＢ）に達するが、まだ不安定状態が続き、ｎでＮ１に
達すると、ＰＬＬ１　（中間モードＣ）に落ちて、０で
カウント値Ｎが０に達するとＡＦＣモードに切換ねって
、初期状態から立てなおしが図られる。

以上のようにして、常に最終安定状ｆｌＤを目ざしてモ
ード遷移が行なわれる。

ところで、２倍速検出時のモードの切換は次のようにし
て行なわれる。

第１図において、２倍速検出時に２倍速検出回路４５か
ら出力されるパルスＤＷ２は、モード制罪部５１に入力
され、Ｈ２Ｈ３Ｙレジスタ５２のセット入力に入力され
る。Ｈ２Ｈ８Ｙレジスタ５２は、当初リセット状態であ
り、したがってその出力をインバータ５６で反転した出
力は“１″となっている。パルスＤＷ２が入力されても
、Ｈ２Ｈ３Ｙレジスタ５２は２相クロツクで駆動されて
いるので、すぐにはセットされず、アンド回路５４は動
作可能な状態となっているから、パルスＤＷ２はアンド
回路５４、オア回路５７を介してモード制御カウンタ５
８に入力され、このカウンタ５８をダウンカウントする
。Ｈ２Ｈ３Ｙレジスタ５２がセットされると、アンド回
路５４はオフされる。８２Ｈ３Ｙレジスタ５２は水平同
期信号Ｈ８ＹＮＣにより１Ｈごとにリセットされる。

２倍速時は中間パルスＤＷ２と水平同期信号Ｈ８ＹＮＣ
はともに１Ｈの周期で相互に出力されるので、Ｈ２Ｈ３
Ｙレジスタ５２はセット、リセットを繰り返し、１日ご
とにアンド回路５４からダウンパルスを出力して、モー
ド制御カウンタ５８をダウンカウントする。また、この
とき、同期検出信号５ＹＮＤＷは１１／２の周期で出力
されるが、ダウン制御回路６６のウィンドｗｓｏｗは中
間ウィンドＨ２ＷＤ外となっているから、これ゛　によ
ってモード制御カウンタ５８がダウンカウントされると
こなく、ヤはり１Ｈにつき１つしかダウンしない。

なお、このとき、アップ制御回路６２からも１Ｈの周期
で同期検出信号５ＹＮＤＷが出力される。

このとき８２Ｈ８Ｙレジスタ５２がリセットされていれ
ば、アンド回路６０がオンしてアップカウントされるこ
とになるが、Ｈ２Ｈ８Ｙレジスタ５２をリセットする水
平同期信号）−１ｓＹＮｃは、前述のように、代替信号
Ｈ８Ｙ　Ｉで置き換えるかどうかを判断するために、保
護回路３２で遅延して出力されるので、その遅延分Ｈ２
Ｈ８Ｙレジスタ５２のリセットが遅れる。したがって、
アップ制御回路６２からパルスが出力されるタイミング
では、まだアンド回路６０はオフ状態であるので、モー
ド制御カウンタ５８はアップされない。

このようにして、２倍速状態では、モード制御カウンタ
５８がダウンされ続け、前述の切換条２Ｆに従って、Ｐ
ＬＬ２モード→ＰＬＬＩモード→ＡＦＣモードと切換わ
っていく。そして、ＡＦＣモードから回転の立てなおし
が図られて、最終的には、正規の回転でＰＬＬ２モード
の最終安定状態に至る。

〔発明の効果〕

以上説明したように、この発明によれば、水平同期信号
を抽出する時間ウィンドの中間タイミングに存在する信
号をカウントするようにしたので、設定期間内にそのカ
ウント値が所定値に達したことをちって２倍速を検出す
ることができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すブロック図である
。第２図は、水平同期信号の検出過程を示すタイムチャー
ｉ〜である。第３図は、２倍速時における水平同期信号の検出過程を
示すタイムチャートである。第４図は、第１図の実施例で用いられる各種ウィンドの
タイミングを示す図である。第５図は、垂直帰線消去期間に現われる中間パルスを示
す図である。第６図は、第１図の２倍速判定回路４５の動作を示すタ
イムチャートである。第７図は、第１図のモード制御回路７０による各モード
時の状態を示ず図である。第８図は、第１図のＬ　Ｍ　Ｔカウンタ７２の切換条件
を示す図である。第９図は、第１図のモードＭＤの切換条件を示す図であ
る。第１０図は、第８図、第９図によるモード遷移を示す図
である。第１１図は、第１０図に基づく実際のモード遷移の一例
を示す図である。１０・・・ディスク、１２・・・ディスクモータ、１４
・・・ＦＧ、１６・・・ヘッド、４５・・・２倍速検出
回路。

Claims

【特許請求の範囲】水平同期信号を抽出する時間ウインドの中間タイミング
に存在する信号をカウントするカウンタと、設定期間内に前記カウンタのカウント値が所定値に達し
たことをもって２倍速を検出する回路とを具備してなる
ビデオディスク再生装置の２倍速検出回路。