JPS627559A - パタ−ン変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はフォントパターンを簡単な構成で拡大、又は回
転及び拡大を同時に行なうことができるパターン変換装
置に関するものである。

［開示の概要］ 本明細書及び図面は、フォントパターンを簡単な構成で
拡大、又は回転及び拡大を同時に行なうことができるパ
ターン変換装置において、出力すべき出力パターンを記
憶するパターンメモリと、フォントパターンの１ビット
毎のデータをＬビットのデータに変換してコラムカウン
タとローカウンタによりアクセスされる前記パターンメ
モリに２込む書込手段と、該書込手段で書込んだＬビッ
トのパターンデータのうちＩｃＬ≧文）ビットを前記コ
ラムカウンタとローカウンタの指示値により読出す読出
手段とを備え、該読出手段は前記コラムカウンタとロー
カウンタを読出しパターンの回転方向に応じてアップカ
ウンタ又はタウンカウンタとして動作させ、フォントパ
ターンの回転及び拡大を同時に行なう技術を開示するも
のである。

［従来の技術Ｊ 従来のプリンタ、例えば外部コントローラから文字コー
ドを受取り、ページ構成してページバッファにストアし
、次に文字コードからフォントパターンメモリをアクセ
スして、文字コードを対応する文字ドツトパターンに変
換し、１ページのイメージメモリにストアし、次にプリ
ンタの印字部からの同期信号によってイメージメモリか
ら順次文字のドツトパターンをリードし、これをプリン
タの印字部のレーザドライバに送り、レーザをオン／オ
フし、その光を感光体に入射し、公知の電子写真法によ
って印字を行なうプリンタに於ては１文字の拡大命令に
よってフォントメモリのドツトパターンを拡大して、イ
メージメモリにライトする場合に。

（１）拡大したフォントメモリを標準フォントメモリ以
外にもつ方法、 （２）フォントメモリからリードするクロックを拡大す
る倍率によって変え、例えば２倍拡大の時は走査方向に
関しては通常の読み出しクロックの１／２の周波数のク
ロックで読み出す方法、（３）拡大するアルゴリズムを
作り、それをソフトウェアによって行なう方法 茅が考えられている。

［発明が解決しようとする問題点］ 上述の（１）の方式においては、拡大係数が２倍、３倍
、４倍と色々な倍率がある場合、その倍率数分のフォン
トメモリが必要となり、高価になってしまう欠点があっ
た。

（２）の方式においては、読み出しクロックを変えるた
め、クロックの分周回路が多く必要となり、また、拡大
文字が一つの行の中で色々な場所１３あ６ｆＪ％、、７
゜７．。、ｊ、□４□７ケ’＃［Ｌ　　　’〈、その回
路も複雑になった。

（３）の方式は、拡大アルゴリズムは自由にいくつも考
案されているが、それらはファームウェアで行なうため
、処理速度に時間がかかるという　　　　、。

欠点があった。

Ｅ問題点を解決するための手段］ 本発明は上述の従来技術の欠点を除去することを目的と
し、この問題を解決するための一手段と　　　　　□し
て、例えば出力すべき出力パターンを記憶するパターン
メモリと、フォントパターンの１ビット毎のデータをＬ
ビットのデータに変換してコラムカウンタとローカウン
タによりアクセスされる前記パターンメモリに書込む書
込手段と、該書込手段で書込んだＬビットのパターンデ
ータのうち文（Ｌ≧文）ビットを前記コラムカウンタと
ローカウンタの指示値により読出す読出手段を備える。

［作用］ かかる構成において、該読出手段は前記コラムカウンタ
とローカウンタを読出しパターンの回転方向に応じてア
ップカウンタ又はダウンカウンタとして動作させること
により、フォントパターンの回転及び拡大を同時に行な
うことを特徴とするパターン変換装置を提供するもので
ある。

［実施例］ 以下、図面を参照して本発明の一実施例を詳説する。

第１図は本発明をレーザビームプリンタに応用した一実
施例のブロック図である。外部コントローラ（図示せず
）からのデータは１文字コードバッファ１に順次ストア
され、ページを構成して行く、１ペ一ジ分のプリントす
べき文字コードが文字コードバッファｌにストアされる
と、次にこの文字コードバッファｌにストアされた文字
コードを１文字毎に読出し、読出した文字コードによっ
てフォントパターンメモリ２をアクセスし、対応するド
ツトパターンを発生させ１発生させたドツトパターンを
パターンバッファ３にストアする。

ドツトパターンを順次発生させ、１文字分のドツトパタ
ーンの格納が終了すると、パターンバッファ３よりその
ドツトパターンを後述する制御でプリントすべき文字の
倍率に応じて拡大して読出し、イメージメモリ４にスト
アする。

この様にして１ペ一ジ分のドツトパターンの展開が終了
すると、イメージメモリ４の先頭から順次読み出し、レ
ーザドライバ５に出力し、レーザ６をオン／オフさせ印
字部７へ送出する。その出力光は印字部７内の感光体（
図示せず）に入射され、以降、公知の電子写真法によっ
て印刷が行なわれる。

上記構成中のパターンバッファ３のレイアウト構成例を
第２図に示す。

本実施例ではこのパターンバッファ３として４に×８ビ
ット構成のメモリチップを用いており、アドレス指定方
法はコラム方向に６ビット構成の６４アドレス、ロ一方
向にも６ビット構成の６４アドレス構成となっており、
ｌアドレス当り（ｌワード当り）８ビットのデータが一
度に人出力される。この８ビット（１ワード〕は図示の
如くコラム方向に使用している。従ってパターンバッフ
ァ３のコラム方向の総ドツト数は、８ビットＸ６４＝５
１２ビットとなる。

このパターンバッファ３へ格納する７オ７）パターンを
発生するフォントパターンメモリ２のレイアウト構成を
第２図（Ｂ）に示す。

フォントパターンメモリ２は１文字コードノヘツファｌ
よりの文字コードに対応したフォントパターンを出力す
るためのもので、−文字分のパターンサイズは３２ドツ
ト×３２ドツトのサイズであり、フォントパターンメモ
リ２の１アドレス当り８ビット　（１ワード当り８ビッ
ト〕が割当てられており、例えば第２図（Ｂ）に示す°
Ａ″という文字（３２ドツト×３２ドツト）が格納され
ている時には、コラム方向は４アドレスで３２ドットが
出力され、順次ロ一方向に進み、全体で１２８アドレス
で１０２４ドツトが出力される。

次に本実施例のパターンバッファ３のパターンバックア
メモリ３１を含む制御回路の全体ブロック図を！ｌ’５
３図に示す。

フォントパターンメモリ２は、アドレスカウンタ３６に
よってアクセスされ、その出力８ビットがシフトレジス
タ３３にロードされる０次にクロックパルスジェネレー
タ３２からパターン／くラフアメモリ３１ヘライトする
ためのライトクロック３２−１が出力され、これがパタ
ーンバッファメモリ３１へ入力される。同時に先にフォ
ントパターンメモリ２より読出され、シフトレジスタ３
３にセットサれた８ビットのパターンデータのうちの最
上位ビットであるＳＲ７のビットが最初にドライバ回路
３７に出力され、パターンバックアメモリ３１のコラム
カウンタ３８及びローカウンタ４０で指示される番地に
書込まれる。（このコラムカウンタ３８とローカウンタ
４０は初期値としては共に“０１１がセットされる。）
このＳＲ７のデータは上述した様にパターンバッファメ
モリ３１の、例えば、ＤＯ〜Ｄ７に８ビット構成に変換
されて書込まれる。

また、ライトクロック３２−１は同時にシフトレジスタ
３３にも入力されており、ライトクロック３２−１によ
りシフトレジスタ３３のデータが１個シフトされ、ＳＲ
７の位置に今までＳＲ６にロードされていた次上位のデ
ータがシフトされてくる。従って次の書込みタイミング
においてはＳＲ６のデータがパターンバッファメモリ３
１に書込まれることになる。

また同時にライトクロック３２−１は、オア回路３４を
通してコラムカウンタ３８にも入力されており、そのア
ドレスを１つ進める。

コラムカウンタ３８にはＮ進セット回路３９が接続され
ており、コラムカウンタ３８を任意のＮ進カウンタとし
て使用することができる構成となっている。

この例では、フォントメモリ２のパターンが３２ドツト
Ｘ３２ドツト構成なので、コラムカウンタ３８は３２進
に設定されている。従って。

３２個のパルスを計数すると、ローカウンタ４０にパル
スを１個出力し、ローカウンタ４０の計数値は１つ進む
ことになる。コラムカウンタ３８とローカウンタ４０は
共に６ビット構成のカウンタであり、その出力はパター
ンバッファメモリ３１に接続されている。そしてコラム
カウンタ３８はパターンバッファメモリ３１のコラムア
ドレスを、ローカウンタ４０はローアドレス出力となっ
ている。

この様にしてライトクロック３２−１が順次出力され、
シフトレジスタ３３の８ビットのデータが順次パターン
バッファメモリ３１にストアされる。ライトクロック３
２−１は８進カウンタ３５にも入力されており、クロッ
クを８パルス計数するとアドレスカウンタ３６を１つ進
め、フォントパターンメモリ２から次の８ビットのデー
タを読出しそれをシフトレジスタ３３にロードスル、従
って引続いて発生されるライトクロック３２−１によっ
て、新しいデータがシフトレジスタ３３からドライバ回
路３７を介して順次パターンバッファメモリ３１にスト
アされていく。

一方コラムカウンタ３８とローカウンタ４０の出力は、
コンパレータ４１にも入力されており、コンパレータ４
１の他方の入力、即ち計数ラッチ回路４２の出力と比較
される。計数ラッチ回路４２は１２ビット構成であり、
フォントパターンメモリ２の中のフォントパターンのサ
イズによって決まる値をラッチしている。フォントパタ
ーンメモリ２よりのフォントパターンサイズは木実雄側
では３２ドツト×３２ドツトなので、コラムカウンタ３
８は“ｏｏｏｏｏｏ″〜”０１１１１１”の繰返し。

ローカウンタは、”ｏｏｏｏｏｏ”→“０１１１１１”
まで進むことにより、１文字分のフォントパターンの展
開を終了することになる。このため、計数ラッチ回路４
２の１２ビットは、“０１１１１１０１１１１１”に設
定される。従ってコンパレータ４１の出力はメモリの最
終アドレスになった時、“１″となり、この信号がクロ
ックパルスストップ回路４３に入力される。

一方ライトクロックも同時に入力されており、ここで最
終アドレスに書き終えたことを検出し。

その出力信号がクロックパルスジェネレータ３２に入力
され、ライトクロック３２−１をストップさせる０以上
で３２ドツトＸ３２ドツトのパターンがパターンバッフ
ァメモリ３１に全て書込まれたことになる。

以上の様にパターンバッファメモリ３１に書込むことに
より、コラム方向に対して１ビット分のデータが８倍に
拡大して書込まれたのと同様の構成となっている。

ここでロ一方向にも同様に８倍に拡大して書込むために
はこのパターンバッファメモリを、第２図（Ａ）に示す
構成に変えて、第４図に示す構成とすればよい。

第４図においてはパターンバッファメモリとして４に×
８ビット構成のメモリチップを１個ではなく８個用い、
シフトレジスタ３３よりの書込みデータをコラム方向に
８ビット同一データを書込むと共に、ロ一方向にも８ビ
ット並列に書込むことにより、コラム方向及びロ一方向
に共に８倍されたフォントパターンがパターンバッファ
メモリ３１に書込まれることになる。

次にこの様にしてパターンバッファメモリ３１に書込ま
れたフォントパターンによりフォントパターンメモリ２
よりのフォントパターンをコラム方向にＭ倍拡大する方
法について説明する。

パターンバッファメモリ３１よりのパターンの読出し時
にはリードモードとなり、読出し制御が開始される。こ
のときコラムカウンタ３８とローカウンタ４０は共に初
期値″０”にセットされる。そしてクロックパルスジェ
ネレータ３２は。

リードクロック３２−２を出力する。リードクロック３
２−２はシフトレジスタＡ４４に入力され、同時にＭ進
カウンタ４６にも入力される。

リードモードになるとパターンバッファメモリ３１のコ
ラムカウンタ３８、ローカウンタ４０で指定されたアド
レスの８ビットの読出しデータＤｏ”Ｄフがシフトレジ
スタＡ４４の８ビットのパラレル入力全てに接続されて
おり、イニシャルセット時に先づその値をロードする。

このシフトレジスタＡ４４の最上位ビットの出力は、１
６ビット構成であるシフトレジスタＢ４５のシリアル　
　　　□入力端子に入力されている。モしてり−・ドク
ロット ク３２−２によって順次読出され、シフトレジス　　　
　□ト に りＢ４５に入力されるｅ　　　　　　　　　　　　　　
　　’Ｎ・ｉ・ また、Ｍ進カウンタ４６の出力はオア回路３４を介して
コラムカウンタ３８に入力されており。

リードクロック３２−２をＭ進カウンタ４６のセット数
、即ち、Ｍ個数える毎に一つカウントアツプし、パター
ンバックアメモリ３１の指示アドレス値を１つづつ歩進
させる。

一方、Ｍ進カウンタ４６の出力はシフトレジスタＡ４４
のロード端子にも入力され、リード−クロック３２−２
をＭ個数える毎に、パターンバッファメモリ３１の出力
をシフトレジスタＡ４４にロードする。このタイミング
は、コラムカウンタ３８とローカウンタ４０の新たな指
示アドレス価番地のデータをシフトレジスタＡ４４にセ
ット可能なタイミングである。

この様にして、リードクロック３２−２をＭ個計数して
いる間に、シフトレジスタＡ４４は、パターンバッファ
メモリ３１よりのＤ　ｏ　−Ｄ　？出力の値をＭ個分シ
フトレジスタＢ４５に送り、Ｍ個目でコラムカウンタ３
８が一つ進む。従ってパターンバックアメモリ３１の１
つ先のアドレス値のデータ（Ｄｏ　”Ｄ７　）がシフト
レジスタＡ４４に出力され、ロードされる。そしてまた
このロードされたデータが順次シフトされ、合計Ｍ個の
データがシフトレジスタＢ４５に入力される。

以下、書込み時と同様の制御でコンパレータ４１の出力
が１″となり、クロックパルスストップ回路４３によっ
てクロックパルスジェネレータ３２のリードクロック３
２−２がストップするまで行なわれる。

一方、シフトレジスタＢ４５の８ビットのパラレル出力
信号と、リードクロック３２−２の８進カウンタ４７が
イメージメモリ４に入力されており、８進カウンタ４７
の出力の毎に、即ちシフトレジスタＢ４５の上位８ビッ
ト単位でイメージメモリ４に書込まれる。

この動作において、シフトレジスタＡ４４からは、同じ
データがＭ個用力されたことになり結局コラム方向にＭ
倍されたことになる。

次に、ロ一方向に対しても同様にＭ倍する必要のある場
合にはコラランカウンタ３８の出力とローカウンタ４０
の入力との間にＭ進カウンタを□　備え、ローカウンタ
４０での同一指示アドレス値に対してＭ回繰返し読出し
、イメージメモリに書込む様制御すればよい。

また、パターンバックアメモリ３１を第４図に示す構成
とした場合には、ロ一方向にも８ビットに拡大されたフ
ォントパターンが格納されており、このうちのＭビット
分を並列に読出し、一時にイメージメモリ４に送り、書
込む様に制御することができ、高速でのパターン展開が
可能となる。

以上の説明においては、リードモードにおいて、コラム
カウンタ３８とローカウンタ４０をそれぞれＯ”番地か
らスタートさせる例について説明したが、フォントパタ
ーンを回転させて読出し／出力する場合には、このコラ
ムカウンタ３８とローカウンタ４０をそれぞれ、アップ
カウンタ、又はダウンカウンタとに使い分け、それぞれ
の初期値を以下に述べる値にセットすることにより、フ
ォントパターンの拡大と共に、出力パターンの回転をも
達成することができる。

この回転の方法としては第５図に示す如く、フォントパ
ターンのサイズを３２ドツト×３２ドツトとした場合で
、コラムカウンタ３８及びローカウンタ４０を６ビット
達成のアップダウンカウンタとする。そして回転方向に
より以下の初期値によりスタートするカウンタとすれば
よい。この回転制御は第３図に破線で示す回転制御回路
５０により行なう。

■９０″回転の場合 コラムカウンタ３８は、横のドツト数例えば’３２”を
初期値とするダウンカウンタとし、ローカウンタ４０は
初期値を０″とするアップカウンタとする。そしてロー
カウンタ４０に、リードクロック３２−２を入力させて
動作させ、ローカウンタ４０のポロー出力でコラムカウ
ンタ３８を動作させる。これにより第５図に示す５１の
方向に読出され。

パターンバックアメモリ３１の内容が９０”回転して出
力されることになる。

■１８０°回転の場合 コラムカウンタ３８、ローカウンタ４０共に初期値を’
　３２　”ダウンカウンタ構成とし、コラムカウンタ３
８に、１２リードクロック３２−２を入力させて動作さ
せ、コラムカウンタ３８のポロー出力でローカウンタ４
０を動作させる。

これにより第５図に示す５２の方向に読出され、パター
ンバックアメモリ３１の内容が１８０″回転して出力さ
れることになる。

■２７０°回転の場合 コラムカウンタ３８の初期値を“０°”ローカウンタ４
０の初期値を３２”とし、コラムカウンタ３８を７ツプ
カウンタ構成とし。

ローカウンタ４０をダウンカウンタ構成とする。そして
ａ−カウンタ４０にリードクロック３２−２を入力させ
て動作させ、そのポロー出力でコラムカウンタ３８を動
作させる。これにより、第５図に示す５３の方向に読出
され、パターンバッファメモリ３１の内容が２７０°回
転して出力されることになる。

なお、回転をさせない場合には上述した様に。

コラムカウンタ３８とローカウンタ４０を共に初期値“
ＯＩＴのアップカウンタとし、リードクロック３２−２
をコラムカウンタ３８に入力させればよい、これを第５
図の５４に示す。

以上の様に制御することにより任意の方向に回転させた
拡大パターンが出力できることになる。

拡大の場合においてはロ一方向の拡大を第２図。

（Ａ）に示すパターンバッファメモリ３１で行なう時に
は、コラムカウンタ３８とローカウンタ４０の間にＭ進
カウンタを挿入し、それぞれの出力がＭ＠発生する毎に
次のカウンタをカウントアツプ（又はカウントダウン）
させる様に制御する。

また以上の説明において、パターンバックアメモリは２
に×８ビットを用いた例を説明したが。

ｍＫＸ　ｎビット構成のチップで構成してもよく、ｎを
大きくすれば、大きい倍率まで拡大することが可能であ
り５ｍを大きくすれば大きいフォントサイズまで展開可
能である。

また１以上の説明では文字フードバッファｌよりの文字
コードデータを拡大１回転させる例を説　　　　□朗し
たが、文字パターンだけでなく、イメージ　　　　“デ
ータ、或は罫線等のデータも本実施例のパターンバック
アメモリを経由することにより任意の大きざに拡大する
ことが出来る。

以上説明した様に本実施例によれば１文字の拡大を行な
うのに−・種類のフォントメモリのみで、何種類ものサ
イズの拡大が可能であり、また文字フォントパターンの
縦方向、横方向をそれぞれ異なる倍率で拡大することも
可能である。

また、コラムカウンタ３８とローカウンタ４０をアップ
／ダウンカウンタとして構成することにより、文字パタ
ーンの回転も同時に行なうことができる。

［発明の効果］ 以上説明した様に本発明によればフォントパターンを簡
単な構成で拡大、又は回転及び拡大を同時に行なうこと
ができるパターン変換装置を提供できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例全体のブロック図。 ｉ２図（Ａ）は本実施例のパターンバッファメモリ構成
を示す図。 ７ＪＩｊｚ図ＣＢ）は本実施例のフォントパターンメモ
リ構成を示す図、 ｕＩＩ３図は本実施例のパターン八ツファ回路のブロッ
ク図、 第４図は本実施例のパターンバッファメモリの他の構成
を示す図、 第５図は本実施例のパターンバッファメモリによる文字
回転を行なった場合の構成を説明するための図である。 図中、ｌ・・・文字コードバッファ、２・・・フォント
パター・ンメモリ、３・・・パターンバッファメモリ。 ４・・・イメー・ジメモリ、５・・・レーザドライバ、
６・・・レー・ザ、７・・・印字部、３１・・・パター
ンバッファメモリ、３２・・・クロックパルスジェネレ
ータ、３３・・・シフトレジスタ、３４・・・オア回路
、３５・・・８進カウンタ、３６・・・アドレスカウン
タ、３７・・・ドライバｌ路、３Ｂ・・・コラムカウン
タ、３９・・・Ｎ進セット回路、４０−・・ローカウン
タ、４１・・・コンパレータ、４２・・・計数ラッチ回
路、４３・・・クロックパルスストップ回路、４４．４
５・・・シフトレジスタ、４６・・・Ｍ進カウンタ、４
７・・・８進カウンタ、５０・・・回転制御回路である
。 特許出願人　　　キャノン株式会社 第１図 第２図 （Ａ） ｊｌｉｉＢ図 −−−」−− Ｅ玉＝三巴ヨヨコ

Claims (2)

【特許請求の範囲】
1. （１）出力すべき出力パターンを記憶するパターンメモ
   リと、該パターンメモリにフォントパターンの１ビット
   毎のデータをＬビットのデータに変換して書込む書込手
   段と、該書込手段により書込んだＬビットのパターンを
   ｌ（Ｌ≧ｌ）ビット毎に読出す読出手段とを備え、フォ
   ントパターンをｌ倍に拡大することを特徴とするパター
   ン変換装置。
2. （２）出力すべき出力パターンを記憶するパターンメモ
   リと、フォントパターンの１ビット毎のデータをＬビッ
   トのデータに変換してコラムカウンタとローカウンタに
   よりアクセスされる前記パターンメモリに書込む書込手
   段と、該書込手段で書込んだ前記パターンメモリのＬビ
   ットのパターンをｌ（Ｌ≧ｌ）ビット毎に前記コラムカ
   ウンタとローカウンタの指示アドレスより読出す読出手
   段とを備え、該読出手段は前記コラムカウンタとローカ
   ウンタを読出しパターンの回転方向に応じてアップカウ
   ンタ又はダウンカウンタとして動作させ、フォントパタ
   ーンの回転及び拡大を同時に行なうことを特徴とするパ
   ターン変換装置。