JPS6274135A - プログラムの動作確認システム - Google Patents
プログラムの動作確認システムInfo
- Publication number
- JPS6274135A JPS6274135A JP60215305A JP21530585A JPS6274135A JP S6274135 A JPS6274135 A JP S6274135A JP 60215305 A JP60215305 A JP 60215305A JP 21530585 A JP21530585 A JP 21530585A JP S6274135 A JPS6274135 A JP S6274135A
- Authority
- JP
- Japan
- Prior art keywords
- program
- target
- instruction
- flow
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム開発支援装置におけるプログラムの
動作確認システムに関する。
動作確認システムに関する。
従来、プログラム開発支援装置における、ターゲット・
プログラムの動作確認システムは、第３図で示されるよ
うに、ターゲット−システムのメモリ空間に対応した。
プログラムの動作確認システムは、第３図で示されるよ
うに、ターゲット−システムのメモリ空間に対応した。
ターゲット・システムのアドレス・バスでアドレスされ
るメモリ３２と、ターゲット・システムのＣＰＵがメモ
リ空間をアクセスした時、ターゲットｅシステムのアド
レスに対応するメモリ３２のアドレスにアクセスしたこ
とを示すための書き込み信号を出力する制御回路３１か
らなり、任意のアドレスについて、アクセスしたかしな
いかの情報が得られる工うになっていた。
るメモリ３２と、ターゲット・システムのＣＰＵがメモ
リ空間をアクセスした時、ターゲットｅシステムのアド
レスに対応するメモリ３２のアドレスにアクセスしたこ
とを示すための書き込み信号を出力する制御回路３１か
らなり、任意のアドレスについて、アクセスしたかしな
いかの情報が得られる工うになっていた。
上述した従来のターゲット・プログラムの動作確認シス
テムは、ターゲット・プログラムのどのアドレスを走向
したかは確認できるが、どの経路をどういう順ダで通過
してきたかが容易に確認できないという問題点があった
。
テムは、ターゲット・プログラムのどのアドレスを走向
したかは確認できるが、どの経路をどういう順ダで通過
してきたかが容易に確認できないという問題点があった
。
たとえば第４図の簡単なプログラム例で考えてみる。所
定のデータを入力したところ、処理人。
定のデータを入力したところ、処理人。
Ｂ、Ｃ，Ｄのすべての処理を１回以上通過していること
は確認できるが、すべての経路の組合せを確認すること
は困難である。このプログラムでは通過経路の組合せと
して人−Ｃ、Ａ−Ｄ 、 Ｂ−Ｃ。
は確認できるが、すべての経路の組合せを確認すること
は困難である。このプログラムでは通過経路の組合せと
して人−Ｃ、Ａ−Ｄ 、 Ｂ−Ｃ。
Ｂ−Ｄがある。たとえば何種類かのデータを入力して、
人−ＣとＢ−Ｄの経路を通過したとすると、みかけ上す
べての処理が確認されたということになる。この場合、
Ａ−Ｄ、！：Ｂ−Ｃという経路が未確認なので、ター
ゲット・プログラムにバグが存在する可能性があるとい
う欠点があった。
人−ＣとＢ−Ｄの経路を通過したとすると、みかけ上す
べての処理が確認されたということになる。この場合、
Ａ−Ｄ、！：Ｂ−Ｃという経路が未確認なので、ター
ゲット・プログラムにバグが存在する可能性があるとい
う欠点があった。
本発明のプログラムの動作確認システムは、ターゲット
・システムのデータ・バスとコントロール信号を入力し
て命令の先頭アドレスの捕捉を指示する信号と、ターゲ
ット・システムのプログラム・カウンタが連続して実行
されていないことを示す信号を出力する制御回路と、制
御回路から出力された命令の先頭アドレスの捕捉を指示
する信号にエリターゲット・システムのアドレス・バス
を捕捉するラッチ回路とを有している。
・システムのデータ・バスとコントロール信号を入力し
て命令の先頭アドレスの捕捉を指示する信号と、ターゲ
ット・システムのプログラム・カウンタが連続して実行
されていないことを示す信号を出力する制御回路と、制
御回路から出力された命令の先頭アドレスの捕捉を指示
する信号にエリターゲット・システムのアドレス・バス
を捕捉するラッチ回路とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
１はプログラム開発支援システムである。２はターゲッ
ト−システムであり、２１〜２ＧはそれぞれＣＰＵ、メ
モリ、周辺コントローラ、アドレス−バス、データ・バ
ス、コントロール−バスである。制御回路１１は、ター
ゲット−システムのデータ・バス信号とコントロール・
バス信号を入力として、命令の先頭アドレスの捕捉を指
示する信号１５と、命令が連続して実行されていないこ
とを示す信号１６奢出力する。
ト−システムであり、２１〜２ＧはそれぞれＣＰＵ、メ
モリ、周辺コントローラ、アドレス−バス、データ・バ
ス、コントロール−バスである。制御回路１１は、ター
ゲット−システムのデータ・バス信号とコントロール・
バス信号を入力として、命令の先頭アドレスの捕捉を指
示する信号１５と、命令が連続して実行されていないこ
とを示す信号１６奢出力する。
まず、ターゲット・システムが命令を実行するたびに制
御回路１１から信号１５が出力され、命令が格納されて
いるメモリのアドレス（命令が複数バイトで構成されて
いるときは、先頭のアドレス）をラッチ回路１２につね
に保持しておく。
御回路１１から信号１５が出力され、命令が格納されて
いるメモリのアドレス（命令が複数バイトで構成されて
いるときは、先頭のアドレス）をラッチ回路１２につね
に保持しておく。
ターゲット・システム２がサブルーチン制御命令、分岐
命令などのターゲット・プログラムの流れを変更する命
令を実行したとき、制御回路１１から信号１６が出力さ
れ、プログラム開発支援装置１３にターゲット・プログ
ラムの流れが変わったことを知らせる。これをうけてプ
ログラム開発支援装置１３はラッチ回路１２からターゲ
ット−プログラムの流れを変更する命令のアドレス情報
をとりこむ。
命令などのターゲット・プログラムの流れを変更する命
令を実行したとき、制御回路１１から信号１６が出力さ
れ、プログラム開発支援装置１３にターゲット・プログ
ラムの流れが変わったことを知らせる。これをうけてプ
ログラム開発支援装置１３はラッチ回路１２からターゲ
ット−プログラムの流れを変更する命令のアドレス情報
をとりこむ。
以上の操作により、プログラム開発支援装置１３には、
ターゲット−プログラムの流れを変更する命令のアドレ
スが貯えられる。この収集されたアドレス・データを解
析することにより、所与の入力データに対してターゲッ
ト・プログラムがどういう経路を通過し、未通過の経路
はどこかを容易に確認することができる。
ターゲット−プログラムの流れを変更する命令のアドレ
スが貯えられる。この収集されたアドレス・データを解
析することにより、所与の入力データに対してターゲッ
ト・プログラムがどういう経路を通過し、未通過の経路
はどこかを容易に確認することができる。
第２図は本発明の他の実施例のブロック図である。これ
はプログラム開発支援システム１のＣＰＵクロックに比
べてターゲット・システム２のＣＰＵクロックが速い場
合に、ターゲット・システム２を必要に応じて一時停止
させるために保持回路１４を設けたものである〇 第１図と同様ラッチ回路１２には、実行された命令のア
ドレスの最新情報をつねに保持しておく。
はプログラム開発支援システム１のＣＰＵクロックに比
べてターゲット・システム２のＣＰＵクロックが速い場
合に、ターゲット・システム２を必要に応じて一時停止
させるために保持回路１４を設けたものである〇 第１図と同様ラッチ回路１２には、実行された命令のア
ドレスの最新情報をつねに保持しておく。
ターゲット−システム２がターゲット−プログラムの流
れを変更する命令を実行したとき、制御回路１１から信
号１６が出力され、保持回路１４をセットする。
れを変更する命令を実行したとき、制御回路１１から信
号１６が出力され、保持回路１４をセットする。
保持回路１４は信号１７を出力して、ターゲット・シス
テム２を一時停止させ、さらにプログラム開発支援装置
１３にターゲット−プログラムの流れが変わったことを
知らせる。これをうけてプログラム開発支援装置１３は
、ラッチ回路１２からターゲット・プログラムの流れを
変更する命令のアドレス情報をとりこみ、ターゲットＱ
システムに次の命令を実行させるために保持回路１４を
リセットする。
テム２を一時停止させ、さらにプログラム開発支援装置
１３にターゲット−プログラムの流れが変わったことを
知らせる。これをうけてプログラム開発支援装置１３は
、ラッチ回路１２からターゲット・プログラムの流れを
変更する命令のアドレス情報をとりこみ、ターゲットＱ
システムに次の命令を実行させるために保持回路１４を
リセットする。
以上の操作により、第１図と同様プログラノ、開発支援
装置１３には、ターゲット−プログラムの流れを変更す
る命令のアト１／スが貯えられる。
装置１３には、ターゲット−プログラムの流れを変更す
る命令のアト１／スが貯えられる。
以上説明１〜た工うに本発明は、所定Ｑ入力データに対
し、ターゲット・プログラムのどういう経６一 路を通過してきたのかを明示することＫｚす、入力デー
タの検査に対する信頼度をあげることで、ターゲット−
プログラムの品質向上をはかることができる効果がある
。
し、ターゲット・プログラムのどういう経６一 路を通過してきたのかを明示することＫｚす、入力デー
タの検査に対する信頼度をあげることで、ターゲット−
プログラムの品質向上をはかることができる効果がある
。
第１図は本発明の一実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３因は従来例のブロッ
ク図、第４図は第３図の動作例を示すプログラムフロー
図である。 １・・・・−・プログラム開発支援システム、１１・−
・・・・制御回路、１２・・・・・・ラッチ回路、１３
−・・・−・プログラム開発支援装置、１４−・−・・
・保持回路、１５・・・・・・命令の先頭アドレスの捕
捉を指示する信号、１６−・・−・プログラム・カウン
タが連続して実行されてないことを指示する信号、１７
・−−−−・ターゲット・システムに停止を指示する信
号、２・・・・・・ターゲット・システム、２１・−・
・−ＣＰＵ、２２−・・・・・メモリ、２３・−・・・
・周辺コントローラ、２４・−・・・・アドレス−／ｆ
ス、２５・−・・−・データ会バス、２６・・・−・・
コントロール−バス、３・−・・・・従来のプログラム
開発支援システム、３１・・・−・・制御回路、３２・
−・・−メモリ。 第 ３ 回 一つＡｎ、−
明の他の実施例のブロック図、第３因は従来例のブロッ
ク図、第４図は第３図の動作例を示すプログラムフロー
図である。 １・・・・−・プログラム開発支援システム、１１・−
・・・・制御回路、１２・・・・・・ラッチ回路、１３
−・・・−・プログラム開発支援装置、１４−・−・・
・保持回路、１５・・・・・・命令の先頭アドレスの捕
捉を指示する信号、１６−・・−・プログラム・カウン
タが連続して実行されてないことを指示する信号、１７
・−−−−・ターゲット・システムに停止を指示する信
号、２・・・・・・ターゲット・システム、２１・−・
・−ＣＰＵ、２２−・・・・・メモリ、２３・−・・・
・周辺コントローラ、２４・−・・・・アドレス−／ｆ
ス、２５・−・・−・データ会バス、２６・・・−・・
コントロール−バス、３・−・・・・従来のプログラム
開発支援システム、３１・・・−・・制御回路、３２・
−・・−メモリ。 第 ３ 回 一つＡｎ、−
Claims (1)
- ターゲット・システムのデータ・バス信号とコントロー
ル・バス信号を入力として、ターゲット・プログラムの
流れを変更する命令が実行されたときに特定の信号を出
力する制御回路を、その特定の信号により、ターゲット
・プログラムの流れを変更する命令が実行されたアドレ
スを出力するラッチ回路とを持つことを特徴とするプロ
グラムの動作確認システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215305A JPS6274135A (ja) | 1985-09-27 | 1985-09-27 | プログラムの動作確認システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215305A JPS6274135A (ja) | 1985-09-27 | 1985-09-27 | プログラムの動作確認システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6274135A true JPS6274135A (ja) | 1987-04-04 |
Family
ID=16670118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215305A Pending JPS6274135A (ja) | 1985-09-27 | 1985-09-27 | プログラムの動作確認システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6274135A (ja) |
-
1985
- 1985-09-27 JP JP60215305A patent/JPS6274135A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5038348A (en) | Apparatus for debugging a data flow program | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPS6274135A (ja) | プログラムの動作確認システム | |
| US5761482A (en) | Emulation apparatus | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JP2560693B2 (ja) | デ−タフロ−型計算機のプログラムリンク方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| SU1116432A1 (ru) | Микропрограммный процессор со средствами быстрого прерывани | |
| JPH03119449A (ja) | 計算装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH0353370A (ja) | 情報処理装置の並列処理装置 | |
| JPH03160532A (ja) | 並列プログラムデバッグ装置 | |
| JPS63639A (ja) | プログラムデバツグ方式 | |
| JPH0241781B2 (ja) | ||
| JPS61151745A (ja) | 割込処理方式 | |
| JP2000122882A (ja) | マルチスレッドプロセッサおよびデバッグ装置 | |
| JPH0652333A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS5866109A (ja) | 命令語処理方法 | |
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPH0210441A (ja) | トレース回路 | |
| JPS63193260A (ja) | 疎結合マルチプロセツサシステムのホストプロセツサ監視方式 | |
| JPS63226745A (ja) | プロセツサシステム | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JPS645342B2 (ja) |