JPS6269748A - 同期信号抽出装置 - Google Patents
同期信号抽出装置Info
- Publication number
- JPS6269748A JPS6269748A JP61222215A JP22221586A JPS6269748A JP S6269748 A JPS6269748 A JP S6269748A JP 61222215 A JP61222215 A JP 61222215A JP 22221586 A JP22221586 A JP 22221586A JP S6269748 A JPS6269748 A JP S6269748A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- coupled
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報のブロックと同期信号とを交互に有する
電気信号から同期信号を取出す同期信号抽出装置であっ
て、 前記の電気信号を受ける入力端および検出信号を生ぜし
める出力端を有する同期信号検出器と、この同期信号検
出器の前記の出力端に結合された入力端、前記の同期信
号を生じる第１出力端および制御信号を生じる第２出力
端を有するフライホイールカウンタと、 前記の同期信号検出器の前記の出力端および前記の７ラ
イホイールカウンタの前記の第２出力端にそれぞれ結合
された第１入力端および第２入力端を有し、且つ前記の
フライホイールカウンタの前記の入力端に結合され、こ
のフライホイールカウンタの入力端に与えられる信号に
よる影響の下でこのフライホイールカウンタを再始動せ
しめる出力端を有する信号合成ユニットと を具える同期信号抽出装置に関するものである。
電気信号から同期信号を取出す同期信号抽出装置であっ
て、 前記の電気信号を受ける入力端および検出信号を生ぜし
める出力端を有する同期信号検出器と、この同期信号検
出器の前記の出力端に結合された入力端、前記の同期信
号を生じる第１出力端および制御信号を生じる第２出力
端を有するフライホイールカウンタと、 前記の同期信号検出器の前記の出力端および前記の７ラ
イホイールカウンタの前記の第２出力端にそれぞれ結合
された第１入力端および第２入力端を有し、且つ前記の
フライホイールカウンタの前記の入力端に結合され、こ
のフライホイールカウンタの入力端に与えられる信号に
よる影響の下でこのフライホイールカウンタを再始動せ
しめる出力端を有する信号合成ユニットと を具える同期信号抽出装置に関するものである。
この種類の同期信号抽出装置は米国特許第３、５８１．
０１０号明細書に記載されており既知である。
０１０号明細書に記載されており既知である。
この既知の装置は、直接同期信号として用いられない検
出信号によりフライホイールカウンタを同期化させ、こ
のカウンタにより同期信号の周期に相当する周期で電気
信号中にパルスを生ぜしめ、これらパルスを同期信号と
して用いるようにすることをその目的としている。この
場合、電気人力信号中に同期パルスが存在しなくても最
早やいかなる影響をも生ぜしめない。その理由は、フラ
イホイールカウンタが動作し続け、このフライホイール
カウンタの内部周波数に相当する周波数でパルスを供給
している為である。このフライホイールカウンタの第２
出力端はタイムスロット回路として作用する信号合成ユ
ニットに制御信号を供給する。およそ同期信号検出器か
らの検出信号が予期される瞬時にのみ、フライホイール
カウンタの第２出力端から制御信号を生ぜしめ、これに
より信号合成ユニットが検出信号を通過させ、フライホ
イールカウンタが再び始動しうるようにする。
出信号によりフライホイールカウンタを同期化させ、こ
のカウンタにより同期信号の周期に相当する周期で電気
信号中にパルスを生ぜしめ、これらパルスを同期信号と
して用いるようにすることをその目的としている。この
場合、電気人力信号中に同期パルスが存在しなくても最
早やいかなる影響をも生ぜしめない。その理由は、フラ
イホイールカウンタが動作し続け、このフライホイール
カウンタの内部周波数に相当する周波数でパルスを供給
している為である。このフライホイールカウンタの第２
出力端はタイムスロット回路として作用する信号合成ユ
ニットに制御信号を供給する。およそ同期信号検出器か
らの検出信号が予期される瞬時にのみ、フライホイール
カウンタの第２出力端から制御信号を生ぜしめ、これに
より信号合成ユニットが検出信号を通過させ、フライホ
イールカウンタが再び始動しうるようにする。
従って、（例えば情報のブロックが偶然に同期信号に等
しい情報を有する為に、すなわち“誤ロック”の為に）
同期信号検出器が前述したタイムスロットの外部に位置
する検出信号を生ぜしめてしまう場合、すなわち誤った
検出が行われた場合には、フライホイールカウンタは再
び始動しないようになる。
しい情報を有する為に、すなわち“誤ロック”の為に）
同期信号検出器が前述したタイムスロットの外部に位置
する検出信号を生ぜしめてしまう場合、すなわち誤った
検出が行われた場合には、フライホイールカウンタは再
び始動しないようになる。
しかし、既知の同期信号抽出装置は、これが常に満足に
機能するとは限らず、また例えば同期信号検出器から供
給される検出信号中のすべてのパルスがタイムスロット
の外部にある場合には同期が完全に失われてしまうとい
う欠点がある。
機能するとは限らず、また例えば同期信号検出器から供
給される検出信号中のすべてのパルスがタイムスロット
の外部にある場合には同期が完全に失われてしまうとい
う欠点がある。
本発明の目的は、上述した欠点を除去し、（極めて）急
速に同期を捕獲でき、電気信号中の同期信号の周期性で
同期信号を生じる前述した種類の同期信号抽出装置を提
供せんとするにある。
速に同期を捕獲でき、電気信号中の同期信号の周期性で
同期信号を生じる前述した種類の同期信号抽出装置を提
供せんとするにある。
本発明は、情報のブロックと同期信号とを交互に有する
電気信号から同期信号を取出す同期信号抽出装置であっ
て、 前記の電気信号を受ける入力端および検出信号を生ぜし
める出力端を有する同期信号検出器と、この同期信号検
出器の前記の出力端に結合された入力端、前記の同期信
号を生じる第１出力端および制御信号を生じる第２出力
端を有するフライホイールカウンタと、 前記の同期信号検出器の前記の出力端および前記のフラ
イホイールカウンタの前記の第２出力端にそれぞれ結合
された第１入力端および第２入力端を有し、且つ前記の
フライホイールカウンタの前記の入力端に結合され、こ
のフライホイールカウンタの入力端に与えられる信号に
よる影響の下でこのフライホイールカウンタを再始動せ
しめる出力端を有する信号合成ユニットと を具える同期信号抽出装置において、前記の信号合成ユ
ニットに第３入力端を設け、前記の同期信号検出器の前
記の出力端を遅延ユニットを経て前記の第３入力端に結
合し、ｎを１よも大きな或いは１に等しい整数として場
合にこの遅延ユニットの遅延時間を情報ブロックと同期
信号との時間長の少なくともほぼｎ倍に相当するように
したことを特徴とする。
電気信号から同期信号を取出す同期信号抽出装置であっ
て、 前記の電気信号を受ける入力端および検出信号を生ぜし
める出力端を有する同期信号検出器と、この同期信号検
出器の前記の出力端に結合された入力端、前記の同期信
号を生じる第１出力端および制御信号を生じる第２出力
端を有するフライホイールカウンタと、 前記の同期信号検出器の前記の出力端および前記のフラ
イホイールカウンタの前記の第２出力端にそれぞれ結合
された第１入力端および第２入力端を有し、且つ前記の
フライホイールカウンタの前記の入力端に結合され、こ
のフライホイールカウンタの入力端に与えられる信号に
よる影響の下でこのフライホイールカウンタを再始動せ
しめる出力端を有する信号合成ユニットと を具える同期信号抽出装置において、前記の信号合成ユ
ニットに第３入力端を設け、前記の同期信号検出器の前
記の出力端を遅延ユニットを経て前記の第３入力端に結
合し、ｎを１よも大きな或いは１に等しい整数として場
合にこの遅延ユニットの遅延時間を情報ブロックと同期
信号との時間長の少なくともほぼｎ倍に相当するように
したことを特徴とする。
この場合ｎ＝ｌを選択するのが好ましい。本発明は、前
述した問題を解決する通常の方法、すなわち検出信号中
で次の同期パルスを受けるまでタイムスロットを除去す
る方法はその動作があまりにも遅く、従ってシステムは
あまりにも長時間に亘、って同期されないという認識を
基に成したものである。実際には、システムが確実にそ
の同期を失っているかどうかを決定するのに多数の周期
を必要とする。更に、次の同期パルスが誤りである場合
には処理を繰返す必要がある。
述した問題を解決する通常の方法、すなわち検出信号中
で次の同期パルスを受けるまでタイムスロットを除去す
る方法はその動作があまりにも遅く、従ってシステムは
あまりにも長時間に亘、って同期されないという認識を
基に成したものである。実際には、システムが確実にそ
の同期を失っているかどうかを決定するのに多数の周期
を必要とする。更に、次の同期パルスが誤りである場合
には処理を繰返す必要がある。
時間の偏移は情報信号の再構成を長期間に亘って阻止す
るおそれがあると結論しろる。遅延ユニットを加えるこ
とにより、システムをその同期が失われた後に原理的に
２周期（すなわちｎ−１とした場合の期間）内で再び同
期化することができる。その理由は、同期信号検出器か
らの２つの検出信号が互いに正確にｎ周期だけ離間して
いれば、これらの２つの検出信号によりタイムスロット
に依存せずにフライホイールカウンタを再始動せしめう
る為である。
るおそれがあると結論しろる。遅延ユニットを加えるこ
とにより、システムをその同期が失われた後に原理的に
２周期（すなわちｎ−１とした場合の期間）内で再び同
期化することができる。その理由は、同期信号検出器か
らの２つの検出信号が互いに正確にｎ周期だけ離間して
いれば、これらの２つの検出信号によりタイムスロット
に依存せずにフライホイールカウンタを再始動せしめう
る為である。
信号合成ユニットの第１および第３入力端に供給される
検出信号は、実際の同期パルスに関する場合、信号合成
ユニットがその出力端から１つのパルスを生じるように
互いに時間的に離間させる必要がある。このことは、遅
延ユニットの遅延時間をｎ−ｐ−ｂよりも長く、ｎ−ｐ
＋ｂよりも短くする必要があるいうことを意味する。こ
こにｐは同期信号の周期であり、ｂは同期信号検出器に
より生ぜしめられるパルスの幅である。信号合成ユニッ
トにより生ぜしめられるパルスの幅は、これによりフラ
イホイールカウンタを再始動せしめうるようにする必要
があること勿論である。
検出信号は、実際の同期パルスに関する場合、信号合成
ユニットがその出力端から１つのパルスを生じるように
互いに時間的に離間させる必要がある。このことは、遅
延ユニットの遅延時間をｎ−ｐ−ｂよりも長く、ｎ−ｐ
＋ｂよりも短くする必要があるいうことを意味する。こ
こにｐは同期信号の周期であり、ｂは同期信号検出器に
より生ぜしめられるパルスの幅である。信号合成ユニッ
トにより生ぜしめられるパルスの幅は、これによりフラ
イホイールカウンタを再始動せしめうるようにする必要
があること勿論である。
信号合成ユニットは種々の形態に実現しうる。
例えば、前記の信号合成ユニットはＡＮＤゲートおよび
ＯＲゲートを有しており、この信号合成ユニットの前記
の第２および第３入力端が前記のＯＲゲートの第１およ
び第２入力端にそれぞれ結合され、前記の信号合成ユニ
ットの前記の第１入力端および前記のＯＲゲートの出力
端が前記のＡＮＤゲートの第１および第２入力端にそれ
ぞれ結合され、このＡＮＤゲートの出力端は前記の信号
合成ユニットの前記の出力端に結合されているようにす
ることができる。或いはまた、前記の信号合成ユニット
はタイムスロット回路と他の信号合成ユニットとを有し
ており、前記のタイムスロット回路の第１および第２入
力端は前記の信号合成ユニットの前記の第１および第２
入力端にそれぞれ結合され、前記のタイムスロット回路
の出力端は前記の他の信号合成ユニットの第１入力端に
結合され、前記の他の信号合成ユニットの第２および第
３入力端は前記の信号合成ユニットの前記の第１および
第３入力端にそれぞれ結合され、前記の他の信号合成ユ
ニットの出力端は前記の信号合成ユニットの前記の出力
端に結合されているようにすることができる。
ＯＲゲートを有しており、この信号合成ユニットの前記
の第２および第３入力端が前記のＯＲゲートの第１およ
び第２入力端にそれぞれ結合され、前記の信号合成ユニ
ットの前記の第１入力端および前記のＯＲゲートの出力
端が前記のＡＮＤゲートの第１および第２入力端にそれ
ぞれ結合され、このＡＮＤゲートの出力端は前記の信号
合成ユニットの前記の出力端に結合されているようにす
ることができる。或いはまた、前記の信号合成ユニット
はタイムスロット回路と他の信号合成ユニットとを有し
ており、前記のタイムスロット回路の第１および第２入
力端は前記の信号合成ユニットの前記の第１および第２
入力端にそれぞれ結合され、前記のタイムスロット回路
の出力端は前記の他の信号合成ユニットの第１入力端に
結合され、前記の他の信号合成ユニットの第２および第
３入力端は前記の信号合成ユニットの前記の第１および
第３入力端にそれぞれ結合され、前記の他の信号合成ユ
ニットの出力端は前記の信号合成ユニットの前記の出力
端に結合されているようにすることができる。
また、前記のタイムスロット回路の出力端は、このタイ
ムスロット回路の出力端に存在する信号による影響の下
で前記の遅延ユニット内に存在する情報を消去する為に
この遅延ユニットの消去入力端にも結合されているよう
にすることができる。
ムスロット回路の出力端に存在する信号による影響の下
で前記の遅延ユニット内に存在する情報を消去する為に
この遅延ユニットの消去入力端にも結合されているよう
にすることができる。
このようにすることにより、検出機構を可成り改善せし
めることができる。その理由は、“誤ロック”状態が著
しく減少される為である。
めることができる。その理由は、“誤ロック”状態が著
しく減少される為である。
図面につき本発明を説明する。
異なる図面で同じ符号を有する素子は同じ機能を有する
ものである。
ものである。
第１図は本発明による同期信号抽出装置の第１実施例を
示し、この同期信号抽出装置は同期信号検出器１を有し
、この同期信号検出器は情報のブロックと同期信号とを
交互に有する電気信号を受ける入力端２と、検出信号を
生じる出力端３とを具えている。検出器１が電気信号中
に同期信号が存在するということを検出すると、この検
出器はその出力端３から例えばパルスを生じる。この型
の検出器自体は例えば米国特許第４．３５６．５６６号
に記載されており既知である。検出器ｌの出力端３は信
号合成ユニット５の第１入力端４に結合されている。こ
の信号合成ユニット５の出力端６はフライホイールカウ
ンタ８の入力端７に結合されている。このフライホイー
ルカウンタ８は第１出力端９および第２出力端１０を有
している。入力端７に供給されるパルスはフライホイー
ルカウンタを（再）始動させ、それに続きこのフライホ
イールカウンタが同期信号の周期に相当する周期でその
出力端９からパルスを生ぜしめる。第２出力端１０は制
御信号１７を信号成分ユニット５の第２入力端１１に供
給する。信号合成ユニット５の第１入力端４および第２
入力端１１はＡＮＤゲートの形態のタイムスロット回ｖ
４１２を経て他の信号合成ユニット１４の第１入力端１
３に結合されている。この他の信号合成ユニット１４の
第１入力端１３はＯＲアゲ−１５を経て出力端１６に結
合されており、この出力端１６は信号合成ユニット５の
出力端６を構成している。タイムスロット回路１２は制
御信号１７におけるパルスの幅によって決定されるタイ
ムスロット内にある検出器１の出力信号中のパルスのみ
を通す。フライホイールカウンタ８は検出器１の出力信
号中のこれらのパルスによってのみ再始動させる必要が
ある。このように制御信号１７におけるパルスの幅によ
って決定されるタイムスロットの幅は検出器■の出力信
号における１つのパルスの幅よりも大き（し、入力端２
に供給されるデータにおける同期信号が例えばタイムベ
ース誤差と組合さったバースト誤差の為に時間的に偏移
した場合に瞬時的な再同期化を行いうるようにするのが
好ましい。
示し、この同期信号抽出装置は同期信号検出器１を有し
、この同期信号検出器は情報のブロックと同期信号とを
交互に有する電気信号を受ける入力端２と、検出信号を
生じる出力端３とを具えている。検出器１が電気信号中
に同期信号が存在するということを検出すると、この検
出器はその出力端３から例えばパルスを生じる。この型
の検出器自体は例えば米国特許第４．３５６．５６６号
に記載されており既知である。検出器ｌの出力端３は信
号合成ユニット５の第１入力端４に結合されている。こ
の信号合成ユニット５の出力端６はフライホイールカウ
ンタ８の入力端７に結合されている。このフライホイー
ルカウンタ８は第１出力端９および第２出力端１０を有
している。入力端７に供給されるパルスはフライホイー
ルカウンタを（再）始動させ、それに続きこのフライホ
イールカウンタが同期信号の周期に相当する周期でその
出力端９からパルスを生ぜしめる。第２出力端１０は制
御信号１７を信号成分ユニット５の第２入力端１１に供
給する。信号合成ユニット５の第１入力端４および第２
入力端１１はＡＮＤゲートの形態のタイムスロット回ｖ
４１２を経て他の信号合成ユニット１４の第１入力端１
３に結合されている。この他の信号合成ユニット１４の
第１入力端１３はＯＲアゲ−１５を経て出力端１６に結
合されており、この出力端１６は信号合成ユニット５の
出力端６を構成している。タイムスロット回路１２は制
御信号１７におけるパルスの幅によって決定されるタイ
ムスロット内にある検出器１の出力信号中のパルスのみ
を通す。フライホイールカウンタ８は検出器１の出力信
号中のこれらのパルスによってのみ再始動させる必要が
ある。このように制御信号１７におけるパルスの幅によ
って決定されるタイムスロットの幅は検出器■の出力信
号における１つのパルスの幅よりも大き（し、入力端２
に供給されるデータにおける同期信号が例えばタイムベ
ース誤差と組合さったバースト誤差の為に時間的に偏移
した場合に瞬時的な再同期化を行いうるようにするのが
好ましい。
更に、検出器１の出力端３は遅延ユニット１８を経て信
号合成ユニット５の第３入力端１９に結合されている。
号合成ユニット５の第３入力端１９に結合されている。
遅延ユニブト１８の遅延時間は情報ブロックと同期信号
との長さに相当する期間のｎ倍に等しくする。ここにｎ
は１よりも大きく或いは１に等しくしうる。信号合成ユ
ニット５の第１入力端４および第３入力端１９は池の１
言号合成ユニット１４の第２入力端２０および第３入力
端２１をそれぞれ経てＡＮＤゲート２２の関連の入力端
に結合されている。このＡＮＤゲート２２の出力端はＯ
Ｒゲート１５の入力端に結合されている。
との長さに相当する期間のｎ倍に等しくする。ここにｎ
は１よりも大きく或いは１に等しくしうる。信号合成ユ
ニット５の第１入力端４および第３入力端１９は池の１
言号合成ユニット１４の第２入力端２０および第３入力
端２１をそれぞれ経てＡＮＤゲート２２の関連の入力端
に結合されている。このＡＮＤゲート２２の出力端はＯ
Ｒゲート１５の入力端に結合されている。
ＡＮＤゲート２２の出力端には、検出器１の順次のパル
スが互いに時間的に正しく離間されている場合（すなわ
ち同期信号の周期のｎ倍だけ離間されている場合）のみ
パルスが現れる。これにより、へＮＤゲート１２の出力
端に現れる信号にかかわらずＡＮＤゲート２２（こよっ
て生ぜしめられるパルス１ごよりフライホイールカウン
タ８を再始動せしめうるようになる。このことは、同期
が完全に失われた場合（すなわち検出器１の出力端３に
おけるすべてのパルスが回路１２のタイムスロットの外
部にある場合）、再同期化は同期の消失後同期信号のｎ
＋１個の周期内で行われるようになるということを意味
する。従ってｎ＝１の場合、再同期化は同期の消失後２
周期内で行われる。更に、フライホイールカウンタが同
期信号検出器１の出力信号により直接再始動せしめられ
る場合に比べて“誤ロック”のおそれが可成り減少され
る。
スが互いに時間的に正しく離間されている場合（すなわ
ち同期信号の周期のｎ倍だけ離間されている場合）のみ
パルスが現れる。これにより、へＮＤゲート１２の出力
端に現れる信号にかかわらずＡＮＤゲート２２（こよっ
て生ぜしめられるパルス１ごよりフライホイールカウン
タ８を再始動せしめうるようになる。このことは、同期
が完全に失われた場合（すなわち検出器１の出力端３に
おけるすべてのパルスが回路１２のタイムスロットの外
部にある場合）、再同期化は同期の消失後同期信号のｎ
＋１個の周期内で行われるようになるということを意味
する。従ってｎ＝１の場合、再同期化は同期の消失後２
周期内で行われる。更に、フライホイールカウンタが同
期信号検出器１の出力信号により直接再始動せしめられ
る場合に比べて“誤ロック”のおそれが可成り減少され
る。
遅延ユニット１８を、タイムスロット回路１２の出力か
ら得られる消去信号２５（破線で示す）による制御の下
でこの遅延ユニット（例えばシフトレジスタ）に存在す
る情報を消去する為の消去入力端２４を有するように形
成すれば、“誤ロック”のおそれを一層減少せしめうる
。このことは、検出器１の出力端３におけるパルスが制
御信号１７によって決定されるタイムスロット内にある
限り、ＡＮＤゲート２２の出力端にパルスが生じないと
いうことを意味する。
ら得られる消去信号２５（破線で示す）による制御の下
でこの遅延ユニット（例えばシフトレジスタ）に存在す
る情報を消去する為の消去入力端２４を有するように形
成すれば、“誤ロック”のおそれを一層減少せしめうる
。このことは、検出器１の出力端３におけるパルスが制
御信号１７によって決定されるタイムスロット内にある
限り、ＡＮＤゲート２２の出力端にパルスが生じないと
いうことを意味する。
検出器ｌおよびフライホイールカウンタ８の双方には、
また遅延ユニット１８をデジタルシフトレジスタとして
形成した場合にはこの遅延ユニット１８にもリード線２
６を経てクロック信号ＣＩを供給し、システム全体を満
足に動作せしめるようにする必要がある。このクロック
信号ＣＩは一連のデータの流れを入力端２に与える速度
を決定する。
また遅延ユニット１８をデジタルシフトレジスタとして
形成した場合にはこの遅延ユニット１８にもリード線２
６を経てクロック信号ＣＩを供給し、システム全体を満
足に動作せしめるようにする必要がある。このクロック
信号ＣＩは一連のデータの流れを入力端２に与える速度
を決定する。
第２図は第１図の実施例に極めて類似している本発明装
置の第２実施例を示す。この場合、信号合成ユニットの
みが異なるように形成されており、これに信号５′を付
した。この信号合成ユニット５′はＯＲゲート３０およ
びＡＮＤゲート３１を有する。
置の第２実施例を示す。この場合、信号合成ユニットの
みが異なるように形成されており、これに信号５′を付
した。この信号合成ユニット５′はＯＲゲート３０およ
びＡＮＤゲート３１を有する。
信号合成ユニット５′の第２入力端１１および第３入力
端１９はＯＲゲート３０の関連の入力端に結合される。
端１９はＯＲゲート３０の関連の入力端に結合される。
ＯＲゲート３０の出力端と信号合成ユニット５′の第１
入力端４とはＡＮＤゲート３１の関連の入力端に結合さ
れる。ＡＮＤゲー）３１の出力端は信号合成ユニット５
′の出力端６を構成する。
入力端４とはＡＮＤゲート３１の関連の入力端に結合さ
れる。ＡＮＤゲー）３１の出力端は信号合成ユニット５
′の出力端６を構成する。
信号合成ユニット５′の動作は第１図の信号合成ユニッ
ト５の動作と同じである。従って、第２図の回路の動作
はリード線２５を省略した第１図の動作と同じである。
ト５の動作と同じである。従って、第２図の回路の動作
はリード線２５を省略した第１図の動作と同じである。
信号合成ユニットは上述したのとは異なるようにも形成
しうろこと勿論である。
しうろこと勿論である。
例えば、ゲート３０は人力および出力を反転させたへＮ
Ｄゲートと置換えることができる。
Ｄゲートと置換えることができる。
遅延ユニット１８を可消去遅延ユニットとして形成する
必要がある場合、すなわち（第１図に２５で示すように
）消去信号を必要とする場合には、この消去信号は信号
合成ユニット５′の回路中のいかなる点からも直接取出
すことができない。この目的の為には、追加のＡＮＤゲ
ート３２を必要とし、その入力端を検出器ｌの出力端３
およびフライホイールカウンタ８の出力端１０に結合し
、このへＮＤゲート３２の出力端を遅延ユニッ）１８の
消去入力端４に結合する。
必要がある場合、すなわち（第１図に２５で示すように
）消去信号を必要とする場合には、この消去信号は信号
合成ユニット５′の回路中のいかなる点からも直接取出
すことができない。この目的の為には、追加のＡＮＤゲ
ート３２を必要とし、その入力端を検出器ｌの出力端３
およびフライホイールカウンタ８の出力端１０に結合し
、このへＮＤゲート３２の出力端を遅延ユニッ）１８の
消去入力端４に結合する。
第３図は、本発明による装置の第３実施例を示す。この
実施例も第１図の実施例に著しく類似するも、遅延ユニ
ットは異なる構成をしており、従ってこの遅延ユニット
に符号１８’を付した。
実施例も第１図の実施例に著しく類似するも、遅延ユニ
ットは異なる構成をしており、従ってこの遅延ユニット
に符号１８’を付した。
この遅延ユニット１８′の入力端４０はＡＮＤゲート４
１を経てダウンカウンタ４２のセット入力端４９に結合
されている。リード線２６におけるクロック信号ＣＩは
ＡＮＤゲート４３を経てこのダウンカウンタ４２のクロ
ック入力端４４に供給される。このダウンカウンタ４２
は３つの出力端を有する。これら出力端の１つ４５は遅
延ユニット１８′の出力端２３を構成する。
１を経てダウンカウンタ４２のセット入力端４９に結合
されている。リード線２６におけるクロック信号ＣＩは
ＡＮＤゲート４３を経てこのダウンカウンタ４２のクロ
ック入力端４４に供給される。このダウンカウンタ４２
は３つの出力端を有する。これら出力端の１つ４５は遅
延ユニット１８′の出力端２３を構成する。
出力端４６はＡＮＤゲート４１の入力端に結合され、出
力端４７はＡＮＤゲート４３の入力端に結合されている
。
力端４７はＡＮＤゲート４３の入力端に結合されている
。
リード線２５が存在する場合には、このリード線２５を
ダウンカウンタ４２のリセット入力端４８に結合する。
ダウンカウンタ４２のリセット入力端４８に結合する。
遅延ユニット１８′の動作を第４図に示す時間の関数と
しての信号につき説明する。
しての信号につき説明する。
第４図にＣＩで示す信号はＡＮＤゲート４３の１つの入
力端に与えられるクロック信号Ｃ１を表わす。
力端に与えられるクロック信号Ｃ１を表わす。
検出器ｌは所定の瞬時ｔ。で同期信号を検出する。
′ このことは第４図において（ａ）で示す信号から
分かる。この信号は短時間の間“高”レベルとなり、Ａ
ＮＤゲート４１の１つの入力端に与えられる。この瞬時
に出力端４６が“高”レベルにあると、信号（ａ）中の
パルスがダウンカウンタ４２の“セット”入力端４９に
与えられる。これにより、ダウンカウンタ４２中の内部
カウンタの数がｍ＝ｍ−ｐ＋ｌ（ここにｐはクロック信
号ＣＩのパルス数で表した同期信号の周期であり、ｎは
前述した数、すなわち第４図の場合には１に等しい）に
変化する。第４図にパルス数の列を（ｍ＞で示しである
。更に出力端４７は瞬時ｔ。で“高”レベルの論理値に
変化する（第４図に（ｄ）で示す信号を参照のこと）。
分かる。この信号は短時間の間“高”レベルとなり、Ａ
ＮＤゲート４１の１つの入力端に与えられる。この瞬時
に出力端４６が“高”レベルにあると、信号（ａ）中の
パルスがダウンカウンタ４２の“セット”入力端４９に
与えられる。これにより、ダウンカウンタ４２中の内部
カウンタの数がｍ＝ｍ−ｐ＋ｌ（ここにｐはクロック信
号ＣＩのパルス数で表した同期信号の周期であり、ｎは
前述した数、すなわち第４図の場合には１に等しい）に
変化する。第４図にパルス数の列を（ｍ＞で示しである
。更に出力端４７は瞬時ｔ。で“高”レベルの論理値に
変化する（第４図に（ｄ）で示す信号を参照のこと）。
その結果、ＡＮＤゲート４３はクロックパルスＣＩを通
し、これらクロックパルスがクロック入力端４４に供給
される。従って、ダウンカウンタ４２がカウント・ダウ
ンし始め、内部カウンタの計数位置が瞬時ｔ＝ｔ２でｍ
＝ｎ −ｐ＋ １からｍ＝ｌに戻る。この瞬時に出力端
４５にパルスが現れる（第４図における信号（５）を参
照のこと）。信号（ａ）および（ｂ）から明らかなよう
に、遅延ユニット１８’の入力端４０に与えられる信号
（ａ）中のパルスはｎ周期Ｘｐ（第４図ではｎ＝１）に
亘って遅延されて出力端２３に現われる。
し、これらクロックパルスがクロック入力端４４に供給
される。従って、ダウンカウンタ４２がカウント・ダウ
ンし始め、内部カウンタの計数位置が瞬時ｔ＝ｔ２でｍ
＝ｎ −ｐ＋ １からｍ＝ｌに戻る。この瞬時に出力端
４５にパルスが現れる（第４図における信号（５）を参
照のこと）。信号（ａ）および（ｂ）から明らかなよう
に、遅延ユニット１８’の入力端４０に与えられる信号
（ａ）中のパルスはｎ周期Ｘｐ（第４図ではｎ＝１）に
亘って遅延されて出力端２３に現われる。
瞬時１＝１ｏにおける同期信号が誤りでない場合には、
一般に瞬時１＝１２で信号（ａ）中にパルスが現れる。
一般に瞬時１＝１２で信号（ａ）中にパルスが現れる。
出力端４６および４７における信号は第４図にそれぞれ
（Ｃ）および（ｄ）で示してあり、これらは自明なもの
である。
（Ｃ）および（ｄ）で示してあり、これらは自明なもの
である。
同期が捕獲されている時間中は遅延ユニッ）１８’はシ
フトレジスタとして構成した場合の遅延ユニット１８よ
りも誤り同期パルスに感応するようになる。実際に、第
４図から明らかなように、入力端４０にパルスが到来し
た後は、１ｏ後にこの入力端４０に供給されるパルスは
ｔ。後のｎ周期の経過以内でこの入力端で阻止される。
フトレジスタとして構成した場合の遅延ユニット１８よ
りも誤り同期パルスに感応するようになる。実際に、第
４図から明らかなように、入力端４０にパルスが到来し
た後は、１ｏ後にこの入力端４０に供給されるパルスは
ｔ。後のｎ周期の経過以内でこの入力端で阻止される。
パルスが瞬時１＝１０で誤りパルスであった場合には、
システムが再び同期化されるまでの時間は、シフトレジ
スタの形態で構成され正しい同期パルスや誤りパルスの
イスれも通常このシフトレジスタ内でシフトされ出力端
に現れるようにした遅延ユニットを有するシステムにお
けるよりも長くなる。第３図の回路の利点は、遅延ユニ
ット１８ ’を、シフトレジスタの形態とした遅延ユニ
ット１８よりも少ない素子で簡単に実現しろるというこ
とである。
システムが再び同期化されるまでの時間は、シフトレジ
スタの形態で構成され正しい同期パルスや誤りパルスの
イスれも通常このシフトレジスタ内でシフトされ出力端
に現れるようにした遅延ユニットを有するシステムにお
けるよりも長くなる。第３図の回路の利点は、遅延ユニ
ット１８ ’を、シフトレジスタの形態とした遅延ユニ
ット１８よりも少ない素子で簡単に実現しろるというこ
とである。
第１図は、本発明同期信号抽出装置の第１実施例を示す
回路図、 第２図は、同じくその第２実施例を示す回路図、第３図
は、同じくその第３実施例を示す回路図、第４図は、遅
延ユニットとして機能する第３図の実施例の素子におけ
る種々の信号を時間の関数として示す線図である。 ｌ・・・同期信号検出器 ５．５’、１４・・・信号合成ユニット８・・・フライ
ホイールカウンタ １２・・・タイムスロット回路 １８、１８ ’・・・遅延ユニット ４２・・・ダウンカウンタ ＦＩＧ、２
回路図、 第２図は、同じくその第２実施例を示す回路図、第３図
は、同じくその第３実施例を示す回路図、第４図は、遅
延ユニットとして機能する第３図の実施例の素子におけ
る種々の信号を時間の関数として示す線図である。 ｌ・・・同期信号検出器 ５．５’、１４・・・信号合成ユニット８・・・フライ
ホイールカウンタ １２・・・タイムスロット回路 １８、１８ ’・・・遅延ユニット ４２・・・ダウンカウンタ ＦＩＧ、２
Claims (1)
- 【特許請求の範囲】 １、情報のブロックと同期信号とを交互に有する電気信
号から同期信号を取出す同期信号抽出装置であって、 前記の電気信号を受ける入力端および検出 信号を生ぜしめる出力端を有する同期信号検出器と、 この同期信号検出器の前記の出力端に結合 された入力端、前記の同期信号を生じる第１出力端およ
び制御信号を生じる第２出力端を有するフライホイール
カウンタと、 前記の同期信号検出器の前記の出力端およ び前記のフライホイールカウンタの前記の第２出力端に
それぞれ結合された第１入力端および第２入力端を有し
、且つ前記のフライホイールカウンタの前記の入力端に
結合され、このフライホイールカウンタの入力端に与え
られる信号による影響の下でこのフライホイールカウン
タを再始動せしめる出力端を有する信号合成ユニットと を具える同期信号抽出装置において、前記の信号合成ユ
ニットに第３入力端を設け、前記の同期信号検出器の前
記の出力端を遅延ユニットを経て前記の第３入力端に結
合し、ｎを１よも大きな或いは１に等しい整数として場
合にこの遅延ユニットの遅延時間を情報ブロックと同期
信号との時間長の少なくともほぼｎ倍に相当するように
したことを特徴とする同期信号抽出装置。 ２、特許請求の範囲第１項に記載の同期信号抽出装置に
おいて、ｎ＝１としたことを特徴とする同期信号抽出装
置。 ３、特許請求の範囲第１項または第２項に記載の同期信
号抽出装置において、前記の信号合成ユニットはＡＮＤ
ゲートおよびＯＲゲートを有しており、この信号合成ユ
ニットの前記の第２および第３入力端が前記のＯＲゲー
トの第１および第２入力端にそれぞれ結合され、前記の
信号合成ユニットの前記の第１入力端および前記のＯＲ
ゲートの出力端が前記のＡＮＤゲートの第１および第２
入力端にそれぞれ結合され、このＡＮＤゲートの出力端
は前記の信号合成ユニットの前記の出力端に結合されて
いることを特徴とする同期信号抽出装置。 ４、特許請求の範囲第１項または第２項に記載の同期信
号抽出装置において、前記の信号合成ユニットはタイム
スロット回路と他の信号合成ユニットとを有しており、
前記のタイムスロット回路の第１および第２入力端は前
記の信号合成ユニットの前記の第１および第２入力端に
それぞれ結合され、前記のタイムスロット回路の出力端
は前記の他の信号合成ユニットの第１入力端に結合され
、前記の他の信号合成ユニットの第２および第３入力端
は前記の信号合成ユニットの前記の第１および第３入力
端にそれぞれ結合され、前記の他の信号合成ユニットの
出力端は前記の信号合成ユニットの前記の出力端に結合
されていることを特徴とする同期信号抽出装置。 ５、特許請求の範囲第４項に記載の同期信号抽出装置に
おいて、前記のタイムスロット回路の出力端は、このタ
イムスロット回路の出力端に存在する信号による影響の
下で前記の遅延ユニット内に存在する情報を消去する為
にこの遅延ユニットの消去入力端にも結合されているこ
とを特徴とする同期信号抽出装置。 ６、特許請求の範囲第４項または第５項に記載の同期信
号抽出装置において、前記のタイムスロット回路はＡＮ
Ｄゲートであり、前記の他の信号合成ユニットは他のＡ
ＮＤゲートとＯＲゲートとを有しており、前記の信号合
成ユニットの前記の第１および第３入力端は前記の他の
ＡＮＤゲートの第１および第２入力端にそれぞれ結合さ
れており、前記の２つのＡＮＤゲートの出力端は前記の
ＯＲゲートの関連の入力端に結合され、このＯＲゲート
の出力端が前記の信号合成ユニットの出力端を構成して
いることを特徴とする同期信号抽出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8502600 | 1985-09-23 | ||
| NL8502600A NL8502600A (nl) | 1985-09-23 | 1985-09-23 | Inrichting voor het afleiden van een synchronisatiesignaal. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269748A true JPS6269748A (ja) | 1987-03-31 |
Family
ID=19846605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222215A Pending JPS6269748A (ja) | 1985-09-23 | 1986-09-22 | 同期信号抽出装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4837783A (ja) |
| EP (1) | EP0216427B1 (ja) |
| JP (1) | JPS6269748A (ja) |
| KR (1) | KR940011488B1 (ja) |
| AT (1) | ATE70928T1 (ja) |
| DE (1) | DE3683112D1 (ja) |
| NL (1) | NL8502600A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0674002U (ja) * | 1992-06-08 | 1994-10-18 | 株式会社伊藤電気製作所 | 防水型配線ボックス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610822A (en) * | 1979-07-03 | 1981-02-03 | Gelenkwellenbau Gmbh | Universal joint |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3581010A (en) * | 1966-11-18 | 1971-05-25 | Fujitsu Ltd | Frame synchronization system for synchronizing the frame of a digital signal transmission |
| DE2657365C2 (de) * | 1976-12-17 | 1978-11-02 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems |
| DE2811851C2 (de) * | 1978-03-17 | 1980-03-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems |
| AT355641B (de) * | 1978-05-17 | 1980-03-10 | Philips Nv | Wiedergabegeraet fuer ein auf einem auf- zeichnungstraeger aufgezeichnetes farbfernseh- signal |
| JPS55107360A (en) * | 1979-02-08 | 1980-08-18 | Matsushita Electric Ind Co Ltd | Detector for synchronizing signal |
| US4354229A (en) * | 1980-03-10 | 1982-10-12 | International Business Machines Corporation | Loop initialization mechanism for a peer-to-peer communication system |
| US4398291A (en) * | 1980-06-23 | 1983-08-09 | Nippon Electric Co., Ltd. | Satellite communication system for switching formats with reference to super-frame time slots |
| US4675722A (en) * | 1982-12-02 | 1987-06-23 | Independent Broadcasting Authority | Apparatus for deriving synchronization signals for component television video signal reception |
-
1985
- 1985-09-23 NL NL8502600A patent/NL8502600A/nl not_active Application Discontinuation
-
1986
- 1986-09-04 US US06/904,088 patent/US4837783A/en not_active Expired - Fee Related
- 1986-09-17 DE DE8686201613T patent/DE3683112D1/de not_active Expired - Lifetime
- 1986-09-17 AT AT86201613T patent/ATE70928T1/de not_active IP Right Cessation
- 1986-09-17 EP EP86201613A patent/EP0216427B1/en not_active Expired - Lifetime
- 1986-09-22 JP JP61222215A patent/JPS6269748A/ja active Pending
- 1986-09-23 KR KR1019860007901A patent/KR940011488B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610822A (en) * | 1979-07-03 | 1981-02-03 | Gelenkwellenbau Gmbh | Universal joint |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0674002U (ja) * | 1992-06-08 | 1994-10-18 | 株式会社伊藤電気製作所 | 防水型配線ボックス |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE70928T1 (de) | 1992-01-15 |
| KR940011488B1 (ko) | 1994-12-19 |
| NL8502600A (nl) | 1987-04-16 |
| DE3683112D1 (de) | 1992-02-06 |
| EP0216427A1 (en) | 1987-04-01 |
| EP0216427B1 (en) | 1991-12-27 |
| US4837783A (en) | 1989-06-06 |
| KR870003629A (ko) | 1987-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6269748A (ja) | 同期信号抽出装置 | |
| US3160821A (en) | Synchronizing system for pulse sources | |
| US5459752A (en) | Simple digital method for controlling digital signals to achieve synchronization | |
| JP3163399B2 (ja) | 並列形フレーム同期回路 | |
| JPS6323437A (ja) | 同期検出回路 | |
| SU1229809A1 (ru) | Способ магнитной записи цифровой информации | |
| SU1008921A1 (ru) | Устройство дл цикловой синхронизации при двоичном сверточном кодировании | |
| JPH06152579A (ja) | ジッタ抑制回路 | |
| SU1220122A2 (ru) | Согласованный фильтр | |
| JPH07112191B2 (ja) | 同期信号検出回路 | |
| JPS6042957A (ja) | フレ−ム同期信号の検出回路 | |
| KR100207644B1 (ko) | 섹터동기신호 발생방법 및 장치 | |
| KR930002893Y1 (ko) | 동기 검출 회로 | |
| SU1481882A1 (ru) | Преобразователь перемещени в код | |
| SU1051697A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
| SU498752A1 (ru) | Устройство синхронизации по циклам | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| SU1367162A1 (ru) | Дишифратор врем импульсного кода | |
| SU760086A1 (ru) | УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ КОДОВ . ' ..· Λ ч1 | |
| SU1476454A1 (ru) | Устройство дл ввода информации | |
| JPH0666776B2 (ja) | フレ−ム同期回路 | |
| JPS5915584B2 (ja) | 多重回線監視装置 | |
| JPH07234908A (ja) | 磁性コード信号の分離処理回路 | |
| JPH0531973B2 (ja) | ||
| JPH0119670B2 (ja) |