JPS6265145A - プログラムデバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、所定作業機に所定の作業を行わせるためＲＯ
Ｍに記憶されたプログラムの一部を修正するプログラム
デバッグ装置に関する。

従来技術 従来、マイクロコンピュータ１ｌｉｌ制御により作動す
る作業機の制御装置は、所定作業を行うための動作プロ
グラムを記憶するＲＯＭを有し、ＣＰＵチップを有する
中央制御部からの指令に基づき、ＲＯＭ内のプログラム
およびＲＡＭから各種動作条件および作業位置等の必要
情報を呼出し、作業機にあらかじめ決められた所定の作
業を行わせるように構成されている。この種の制御装置
では、中央制御部を作動させる動作プログラムは、ＲＯ
ＭにＲＯＭライタにより書き込まれるように構成されて
おり、中央制御部はこのＲＯＭに書き込まれた命令を順
に読み出すように構成されている。

発明か解決しようとする問題点 このようにＲＯＭライタによりＲＯＭ内に動作プログラ
ムを書き込むと、これを修正する場合には、動作プログ
ラムの一部を修正する場合でも、最初から動作プログラ
ムを書き込み直して後、実際に作業機を駆動して動作プ
ログラムを確認する作業を、完全な動作プログラムを作
成するまで何度も繰返さねばならず、その作業に時間を
要し、極めて効率の悪いものとなる等の欠点が生じてい
る。

問題点を解決するための手段 本発明は上記欠点の除去を目的とするもので、ＣＰＵチ
ップを有する中央制御部を配置している。

この中央制御部にはバック？回路を介してエミュレーシ
ョンＲＡＭが接続され、しかもこの中央制御部にはバッ
ファ回路を介して作業機を駆動する制ｍ装置内の対象Ｃ
ＰＵチップと同一のコネクタピンを持つコネクタが配置
されている。一方、前記中央制御部にはインタフェイス
を介してプログラム編集装置が接続されている。また、
この中央制御部にはブレイクコマンド発生部が接続され
てあり、しかもこのブレイクコマンド発生部にはブレイ
クコントロール部が接続されており、ブレイクコントロ
ール部からの信号によりブレイクコマンド発生部はブレ
イクコマンドを発信し、中央制御部の動作を停止するよ
うに構成されている。また、このブレイクコントロール
部はプログラム編集装置から所定アドレスを設定できる
アドレス設定部と、読み出されたエミュレーションＲＡ
Ｍ内のアドレスとの一致を見る一致回路とから構成され
ており、この一致信号によりブレイクコマンド発生部か
らブレイクコマンドを中央制御部へ送るように構成され
ている。

作用 作業機の制御装置のプログラムを修正する場合、まずＣ
ＰＵチップを汰き取り、その位置にコネクタを差込む。

その後、プログラム編集装置からの命令により中央制御
部が制御装置内のＲＯＭに書き込まれた内容をエミュレ
ーションＲＡＭ内の同一アドレスに書き込む。その後、
プログラム編集装置から中央制御部へ動作命令を送ると
、エミュレーションＲＡＭの内容を順次読み出してプロ
グラム編集装置内のＲＡＭに送り、これをディスプレイ
する。

同時に、中央制御部を前記エミュレーションＲＡＭの内
容により動作させ、作業機を駆動し、不具合な点がおれ
ば、このディスプレイされた内容をもとに作業者は各ア
ドレスの内容を確認し、プログラム編集装置からその内
容を修正する。プログラム修正完了後、プログラム編集
装置にＲＯＭライタを接続してプログラム編集装置内の
ＲＡＭの内容をＲＯＭライタに挿入された新たなＲＯＭ
に順次書き込むことができる。

また、プログラム編集装置から任意のアドレスをブレイ
クコントロール部のアドレス設定部に設定しておくと、
エミュレーションＲＡＭの内容が順次読み出されてその
アドレスがアドレス設定部の設定値と一致すると、一致
信号力一致回路から発信されてブレイクコマンド発生部
に送出される。

そのため、ブレイクコントロール部はブレイクコマンド
を中央ＬＩＪ御部に送り、そのアドレスで中央制御部の
動作を停止させる。

実施例 以下、実施例を図面について説明する。第１図および第
２図において、１はプログラムデバッグ装置（以下、デ
バッグ装置という）であり、ＣＰＵチップ（図示せず）
を有する第１中央制御部２、これにバッファ回路４ａを
介して接続されたエミュレーションＲＡＭ　３を有して
いる。また、第１中央制御部２には、バッファ回路４ｂ
を介して作業機５を駆動する制御装置６内の対象ＣＰＵ
チップ７と同一のコネクタピン８ａを持つコネクタ８が
接続されており、しかも前記第１中央制御部２にはバッ
ファ回路４ａ、　４ｂを切換えてエミュレーションＲＡ
Ｍ３、または前記制御装置６との交信を制御するコント
ロールロジック部９が接続されている。

また、このデバッグ装置１はイニシャルプログラム部１
０を有し、前記コネクタ８が制御装置６の所定の位置に
接続されると、制御装置６と第１中央制御部２が交信可
能状態となるように構成されている。さらに、前記デバ
ッグ装置１にはインタフェイス１１ａを介してプログラ
ム編集装置１２が接続されており、第１中央制御部２に
各種の命令を送るように構成されている。

前記プログラム編集装置１２は、第３図に示すように第
２中央制御部１３、モニタＲＯＭ１４、ＲＡＭ１５、キ
ーボード１６、モニタ１７、外部記憶装置１８およびＲ
ＯＭライタ１４を有し、前記キーボード１６、モニタ１
７、外部記憶装置１８およびＲＯＭライタ１９はそれぞ
れインタフェイスＩｌｂ　１１Ｃ１１ｄ　１１ｅを介し
て前記第２中央制御部１３に接続されている。

また、前記デバッグ装置１は第１中央制御部２に接続さ
れるブレイクコマンド発生部２１を有し、このブレイク
コマンド発生部２１にはスイッチ回路２５を介してブレ
イクコントロール部２０が接続されており、このブレイ
クコマンド発生部２１はブレイクコントロール部２０か
らの信号を受けるとブレイクコマンドを発生するように
構成されている。前記スイッチ回路２５は手動で設定で
き、前記ブレイクコマンドを任意に遮断できるように構
成されている◎また、前記ブレイクコントロール部２０
は、第４図に示すようにプログラム編集装置１２から所
定アドレスを設定できるアドレス設定部２２、読み出さ
れたエミュレーションＲＡＭ　３内のアドレスとの一致
を見る一致回路２３およびこの一致信号を受けて動作す
る減数ループカウンタ２４を有している。また、この減
数ループカウンタ２４は前記プログラム編集装置１２か
ら前記アドレスと同様に設定できるように構成されてい
る。

上記デバッグ装置において、作業機５を制御する制御装
置６の動作プログラムを修正する場合、まず制御装置６
内の対象ＣＰＵチップ７を後取る。

その後、コネクタ８を差込むと、イニシャルプログラム
部１０が作動し、第１中央制御部２とこの制御装置６と
が交信可能状態となる。この状態から、第５図に示すよ
うにプログラム編集装置１２から第１中央制御部２に命
令を送り、制御装置６内のＲＯＭ６ａの内容をエミュレ
ーションＲＡＭ　３の同一アドレス内に書込む。その後
、ソースプログラムによる修正をしない場合には、プロ
グラム編集装置１２から第１中央制御部２にエミュレー
ションＲＡＭ３内のアドレス内の内容を作業機５を駆動
しながら読み出すように命令を送る。中央制御部２は順
次このエミュレーションＲＡＭ　３のアドレス内の内容
を順次読み出し、これがプログラム編集装置１２内のＲ
ＡＭ１５内に書き込まれるとともにディスプレイされる
。そのため、作業者は各アドレスの内容をマシン語でデ
ィスプレイ上で確認し、必要に応じてプログラム編集装
置１２からマシン語で修正する。

これをプログラム編集装置１２のＲＡＭ１５内に一時記
憶させたのち、このＲＡＭ１５内の内容をＲＯＭライタ
１９によりこれに差込まれた新たなＲＯＭ（図示せず）
に順次書きこむ。

また、もう一つのプログラム修正方法について述べる。

プログラム編集装置１２に付属している外部記憶装置１
８により、ソースプログラムを読み出し、これを修正す
る場合、これをプログラム編集装置１２内のＲＡＭ１５
に書込み、キーボード１６からこれをアセンブリ言語で
再度編集し、ＲＡＭ１５内に記憶するとともにデバッグ
装置１内のエミュレーションＲＡＭ　３に記憶させる。

その後、作業者はプログラム編集装置１２のキーボード
１６から命令を与え、作業機５を駆動し、動作プログラ
ムの動作の確認を行い、不興合点が生じれば、再びプロ
グラム編集装置１２によりプログラムの修正を行う。

第１中央制御部２の動作確認が終了すると、プログラム
編集装置１２はそのＲＡＭ１５の内容をＲＯＭライタ１
９により新たなＲＯＭに書き込む。

また、任意のアドレスにおける第１中央制御部２の動作
状態を知りたい時には、プログラム編集装置１２からそ
のアドレスおよび減数ループカウンタ２４の設定値を設
定すると、ブレイクコントロール部２０のアドレス設定
部２２に設定される。この状態で、第１中央制御部２が
作動してエミュレーションＲＡＭ　３の読み出しアドレ
スが前記設定値と一致すると、一致回路２３から減数ル
ープカウンタ２４に信号を送り、減数ループカウンタ２
４がＯになるとブレイクコマンド発生部２１に信号が送
出され、ブレイクコマンド発生部２１からブレイクコマ
ンドが発信され、第１中央制御部２は制御プログラムの
実行を停止するとともに、この時のエミュレーションＲ
ＡＭ　３の内容および第１中央制御部２の動作状態をプ
ログラム編集装置１２上でディスプレイする。

発明の詳細 な説明したように、本発明は作業機をあらかじめ決めた
通り作動させるように制御装置内のＲＯＭに書き込まれ
た動作プログラムを一旦エミュレーションＲＡＭに書込
み、このエミュレーションＲＡＭ内の内容をプログラム
編集装置に送りこれを修正、またソースプログラムをプ
ログラム編集装置により修正するように構成しているた
め、プログラムを修正する度にこれをＲＯＭに書込む必
要がなく、一旦エミュレーションＲＡＭに記憶させてこ
のエミュレーションＲＡＭの内容により作業改を駆動し
、その動作の確認ができるばかりか、ＲＯＭを占き直し
ては作業機を作動させて動作プログラムの確認を行うと
いう作業を何回も繰返す必要がなく、作業機の制御装置
の開発に要する期間を短縮することができる等の利点が
ある。

また、本発明は任意のアドレスで停止させることができ
るので、所望アドレスにあける中央制御部の状態を迅速
にディスプレイすることができ、迅速な動作プログラム
の不興合点の修正が可能となる等の利点が必る。

【図面の簡単な説明】

第１図は本発明の全体の構成を示すブロック図、第２図
は本発明の全体説明図、第３図は本発明に係わるプログ
ラム編集装置のブロック図、第４図は本発明に係わるブ
レイクコントロール部のブロック図、第５図は本発明の
詳細な説明するフローチャートでおる。 １　プログラムデバッグ装置、 ２　第１中央制御部、 ３　エミュレーションＲＡＭ、 ４ａ、４ｂ　　バッファ回路、　　　５　作業機、６　
制御装置、　　　　　　６ａ　　ＲＯＭ、７　対象ＣＰ
ｔＪチップ、　　　８　コネクタ、８ａ　　コネクタピ
ン、 ９　コントロールロジック部、 １０　　イニシャルプログラム部、 １１ａ　１１ｂ　ｌｌｃ　１１ｄ　１１ｅインタフエイ
ス、１２　　プログラム編集装置、　１３　　第２中央
制御部、１４　　モニタＲＯＭ、 １Ｓ　　ＲＡＭ、　　　　　　　１６　　キーボード、
１７　　モニタ、　　　　　　　１８　　外部記憶装置
、１９　　ＲＯＭライタ、 ２０　　ブレイクコントロール部、 ２１　　ブレイクコマンド発生部、 ２２　　アドレス設定部、　　　２３　一致回路、２４
　　減数カウンタ、

Claims (1)

1. 【特許請求の範囲】 ＣＰＵチップを有する中央制御部を配置し、この中央制
   御部にバッファ回路を介してエミュレーションＲＡＭを
   接続するとともにバッファ回路を介して作業機を駆動す
   る制御装置内の対象ＣＰＵチップと同一のコネクタピン
   を持つコネクタを設ける一方、前記中央制御部にインタ
   フェイスを介してプログラム編集装置を接続したプログ
   ラムデバッグ装置において、 中央制御部にブレイクコマンド発生部を接続し、このブ
   レイクコマンド発生部にブレイクコントロール部を介し
   て接続するとともに、このブレイクコントロール部をプ
   ログラム編集装置から所定アドレスを設定できるアドレ
   ス設定部と、読み出されたエミュレーションＲＡＭのア
   ドレスとの一致を見る一致回路とから構成し、この一致
   信号によりブレイクコマンド発生部からブレイクコマン
   ドを中央制御部へ送るように構成したことを特徴とする
   プログラムデバッグ装置。