JPS6263885A - 時間幅計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 （産業上の利用分野） 本発明は、時間幅計測装置に関するものである。

更に詳述すると、基準クロック信号の周期以下の所書端
数時間をも正確に測定することができる時間幅計測装置
に関するものである。

〔従来の技術〕

信号の周波数や周期等の測定をする装置として、ユニバ
ーサル・カウンタが広く使用されている。

また、このようなカウンタに限らず、例えばＬＳＩテス
タ等の装置には、測定対客である信りの成る時点から成
る時点までの時間幅を測定する装置が使われている。

電気通信分野の発展に伴い、近年、歎扱われる信号の周
波数が高くなり、また、信号の時間幅を高精度（高分解
能）で計測することが要求されるようになってきた。

一般に、時間幅を高精度で測定するには、次のような原
理が採用されている。被測定時間幅Ｔｘで開放となるよ
うなゲートに、周１１ＪＴｏのクロック信号を通し、そ
のクロックの通過個数Ｎをカウントする。そして、ＮＴ
ｏを時間幅とするものである。この方法は、クロックの
周波数を上げるほど分解能が向上するが、実際には回路
素子の速度に限界がある。即ち、この手段は、クロック
の周期以上の分ｗｉ能で測定プることはできない。

上記の方法では、＃密に言うと、Ｔｘ＝ＮＴ。

とはならず、Ｔｘ’ｂＮＴｏである。これは、通常、Ｔ
ｘが１”Ｑで割切れず、小さい端数の時間が存在するか
らである。これを第４図に示づ一６第４図において、Δ
Ｔ＋は丁Ｘの立上がりｊ−、ツジから、その直後（発生
するり１ツクまでの端数の時間ぐあり、ΔＴ２はＴｘの
立上りＪツジから、その直後に発生ずるクロックまでの
端数の時間ぐある。ぞして、Δ丁１と６丁２の両省の立
トリの期間だけゲートが開放［第４図の（ホ）参照コし
、イの期間におけるクロックの数をＮとすると［第４図
の（へ）１１時間幅丁Ｘは（１）式で表わされる。

Ｔ　ｘ　＝　Ｎ丁。＋ΔＴ＋　−ΔＴ　２　　　　　　
　　（１）従って、端数の時間６丁、どΔ「２を測定す
れば、クロックの周期丁◇以上の分解能で時間幅Ｔｘの
測定が可能となることが（１）式から分る。

そこで、従来技術として端数時間６丁を測定づることが
できる、言替えると、クロックの周期Ｔｏ以上の分解能
で時間幅を測定することができる下記の手段が知られ【
いる。

（））　　タイムバーニア（ｔｉｌＩｒｅ　ｖｅｒｎｉ
ｅｒ）方式ノギスの原理を時間軸について応用したムの
で、第５図を用いて説明する。この方式は、周期下。

の主クロックのほかに、端数時間ΔＴの開始時点で発生
する周期Ｔｏ　−（Ｔｏ　−＞Ｔｏ　）のバーニア・ク
ロックが必要である。両クロックの位相が一致する時点
までのクロック数Ｎを計数すると、ΔＴ＝Ｎ　（Ｔｏ　
−−Ｔｏ　） として６丁が求まる。分解能は両クロックの周期差（Ｔ
ｏ　”　　Ｔｏ　）で与えられる。

（１１）　　タイム−エキスパンション（Ｕｓｅ　ｅｘ
ｐａｎｓｉｏｎ）方式 第６図を用いて説明Ｊる。この方式は積分器を使用し、
コンデンサに蓄えられる電荷もしくは電圧を仲介として
端数時間を拡大し、それをりＪツクで測る方式である。

第６図は電荷を仲介とした場合を示す図である。Δ１゛
間の電流ＩＩで積分コンデンサを充電した後、電流Ｉ２
で放電し超とすると、 （発明が解決しようとする問題点） しかし、以上のような手段は次の問題点を有している。

（１）　　タイムバーニア方式は、第５図のように主ク
ロックとバーニアクロックとが一致するまで時間がかか
り、高速の繰返し測定やリアルタイムの測定ができない
という問題がある。

（１１）　　タイム・エキスパンション方式は、第６図
の如く、端数時間６丁の測定のため、新ｆ、二にΔ丁ε
時間を余分に要づるので、タイムバーニア方式と同様、
高速の繰返し測定やリアルタイムの測定ができないとい
う問題がある。

本発明の目的は、高速の繰返し測定、リアルタイムの測
定、高分解能の測定ができる時１１１幅測定装置を提供
することである。

口、「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決づ゛るために、クロック信
号を発生するクロック発生器と、このクロック信号に基
づく信号を計数するカウンタとを備え、カウンタの値を
基にして時間幅を３１測する装置において、 このクロックイ３＠に同期し、かつ位相が亙いに９０°
Ｗなる２′つの信号（ｓ１、　ｓ２）を出力する２位相
梵振器と、 時間幅ム１測開始信号と終了信号の発コ時における２位
相発振器の信号（ｓ１、　ｓ２）の振幅値をデジタル値
に変ＩＩＸ！するＡＤ変１！ｉｔ！器と、ＡＤ変換器の
動作時期と、カウンタのスタート・ストップとを制ｔａ
　するコントロール回路と、信号（ｓ１、　ｓ２）の振
幅値（デジタル値）と、カウンタからカウント信号を導
入し時間幅を算出する演算を施す演算回路とを備えるよ
うにしたものである。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明の一実施例を示した図である。

同図において、１は２位相発振器であり、クロックと位
相差φ（φ＝０の場合でも良い）の関係で同期し、位相
が互いに９αずれた２つの信号ｓ１゜Ｓ２を出力するも
のである。この位相が９σずれた２つの信号を、以下の
説明では、信号８１としてｓｉｎ波、信号８２とし、で
ｃｏｓ波を用いた例で動作の説明をする。なお、信号ｓ
１．　ｓ２の周期はクロックの周期Ｔｏと同一である必
要はなく、ＴＯの整数倍又は整数分の１でもよい。

３はり［］ツク発生器（以下単にクロックと記す）であ
り、周期Ｔｏの時間基準となるクロック信号を発生する
。例えばＩＯＭＨ２である。

５ａ〜５ｄはＡＤ変換器であり、導入したアナログ信号
をデジタル信号に変換するものである。本発明に係る時
間幅３↑測装置は、高速な動作を目指すものであるため
、このＡＤ変換器５８〜５ｄの動作も高速であることが
望ましい。そこで、実施例ではＡＤ変換器としてフラッ
シュ形ＡＤ変換器を用いた。もつとも、ＡＤ変換器５ａ
−５ｄをフラッシュ形ＡＤ変換器に限定するものではな
い。

７はコントａ−ル回路であり、時間を計測するためのス
タートパルス信号（時間幅計３１１間始信り）とストッ
プパルス信号（時間幅計測終了信号）を入力端子ｐｉ、
　ｐ２から導入し、これに同期して、ＣＬ　Ｋ　１信号
とＣＬＫ２信号及び後述するカウンタの動作をスタート
・ストップする信号を出力するものである。なお、時間
幅計測開始信号と終了信号は、スタートパルス信号及び
ストップパルス信号であると説明したが、この記載に限
定するものではなく、これと同期して発生する他の信号
と見なしてもよい。

９はカウンタであり、導入した信号が成るレベルをよぎ
る回数を計数する。

１１は演降回路であり、後述する演算機能を有する。こ
の演算回路１１の出力として、端子ｐ３から測定対宋の
時間幅に対応した信号が取出される。

クロック３からりＯツク信号が２位相発振器１とコント
ロール回路７に加えられる。２位相発振器１から信号ｓ
１　（ｓｉｎ　ωｔ　）が△Ｄ変換５５ａ、　５ｅに加
えられ、また、信号５２（ｃｏｓω１）がＡＤ変換器５
１ｒ、　５ｄ及びカウンタ９に加えられる。コントロー
ル回路７には、スタートパルスとストップパルスが加え
られる。またコントロール回路７からは、１８号ＣＬＫ
Ｉが△Ｄ変換器５ａ、　５ｂニ加エラレ、信号ＣＬＫ２
が△Ｄ変換器５ｃ、　５ｄに加えられ、更に、コントロ
ール回路７からカウンタ９へこの動作をスタート・スト
ップする信号が加えられる。

各ＡＤ変換器５ａ−５ｄの出力とカウンタ９の出力は演
算回路１１に加えられる。

第２図は、第１図の装置の各部の動作を示すタイムヂャ
ートである。

以上のように構成された第１図に示す本発明に係る装置
の動作を第２図を参照しながら説明する。

第１図の３Ａ置は、第２図に示すスター１−パルスとス
１ヘツブバルスの間の時間Ｆｘを測定する装置である。

クロックの立上がりエツジとスタートパルス、ストップ
パルスの立、Ｆがりエツジとの端数時間を第２図の如く
ΔＴｌｌΔＴ２とする。このとき、上述した（１）式が
成立つ。

スタートパルスがコントロール回路７に印加されると、
コント０−ル回路７からこのスター１−パルスに同期し
て信号ＣＬ、　Ｋ　１がＡＤ変換器５ａ、　５ｂに加え
られる。

一方、２位１１発振器１からは、第２図に示すような信
号ｓ１．ｓ２がＡＤ変換器５ａ、　５ｂに出力されてい
る。ぞして、ＣＬＫｌの立下がりエツジにおいて、ＡＤ
変換器５ａは信号Ｓ１の瞬時値ｖ５．をｎビットのデジ
タル圃に変換し、また、ＡＤ変換器５ｂは信号ｓ２の瞬
時値ＶＣ１をｎピッ１−のデジタル値に変換する。

’Ｊ　ｓｒ　＝Ａ　Ｓ　Ｉ　ｎ　　（ｗ　・ΔＴ＋　　
＋φ）（２）ＶＣ，−ＡＣＯ３（−ω・△Ｔ＋　　＋φ
）（３）φはクロックと信号ｓ１、　ｓ２の位相差であ
り、第２図では、φ−〇として描いである。

このデジタル値ＶＳＩ　とＶｃｌは、演算回路１１に導
入され、（４）式の演算により信号ｓ１、　ｓ２の振幅
Ａが針環される。

ただし、２位相発振器１において、振幅Ａが定よってい
る場合は、（４）式の演算は不要である。

（２）式から＠数時間ΔＴ、が求められる。

ｔ　　　　　−Ｖｓ＋ Δ丁、　−−−（ａｒｃ　ｓｉｎ　　（−）−φ）（５
）ω　　　　　　　Ａ （３）式からも端数時間ΔＴｉが求められる。

ΔＴ　＋　＝　−−（ａｒｃ　ｃｏｓ　ｉ宛）　−φ）
ω　　　　　　Ａ　　　　　　　　　（Ｇ）なお、φは
時間の測定をしていない時に、予め以下の手段で測定し
ておく。クロックに同期したタイミング、つよりΔｒ１
−０でｓｉｎ波の電圧Ｖｓｏと、　ｃｏｓ波の電圧Ｖｃ
ｃ＋り測定づ−る。

（２）式からは、 φ−ａｒｃ　ｓｉｎ　　（−Ｍａ） Ａ（７） （３）式からは、 φ　＝８．。　。。、＜−一）イ１≦≧〔と、）Ａ（８
） が（ｑられる。

（７〉、（８）式のどちらを用いてもφは求められるが
、ｌＶ５．１、ｌｖζ。１の小さい方を用いると精度が
高い。

以上のようにしてφが求まると、（５）式又は（６）式
からΔ丁、が求まる。この場合も　ＩＶ５．ＬＩＶＣ，
ｌの小さいほうを用いると精度が高い。

具体的には、 １子川又は１−！￥−１−１≦０．７０７である方を用
いる。

カウンタ９は、スタート信号をコントロール回路７から
受信し、２位相発振Ｂ１からの信＠５２（ｃｏｓ）が成
る特定のレベルをよぎる回数をカラン１−する。もちろ
ん、カウンタ９でざ１数する信号は、ｓ２に限定せず、
Ｓｌであっても良い。カウンタ９は、コントロール回路
７がらストップの信号が出力されるまで、信号Ｓ２を計
数する。

次に、第２図の如く入力端子ｐ２へストップパルスが印
加されると、コントロール回路７からストップ信号がカ
ウンタ９に印加され、カウンタ９はその動作を停止する
。

更に、コントロール回路７は、ストップパルスに同期し
てＣＬＫ２を△Ｄ変＃ＩＡ器５ｃ、　５ｄに出力する。

そして、ＡＤ変換器５ｃ、　５ｄにより、このＣＬＫ２
の立下りエツジにおける信号Ｓ１．Ｓ２の瞬時値ｖ５□
、■、２を上述と同様な動作でデジタル値に変換し、上
述と同じ要領で端数時間ΔＴ２を求める。

以上のことから、ΔＴＩ＋ΔＴ２．Ｎ（カウンタ９の出
）＞）、Ｔｏ（クロックの周期）は、既知となるので、
前述の（１）式を用いて、演算回路１１にて、時間幅丁
Ｘを出力することができる。

なお、以上では、ＡＤ変換器として５ａ〜５ｄまでの４
個を用いた例で説明した。即ち、ＡＤ変換器５ａ、　５
ｂはスタートパルスが印加された時の信号ｓ１゜Ｓ２の
瞬時値をデジタルに変換°する役目を果している。また
、ＡＤ変換器５ｃ、　５ｄはストップパルスが印加され
た時の信号ｓ１．　ｓ２の瞬時値をデジタルに変換する
役目を果している。この上）に、４個ものＡＤ変換器を
用いた理由は、本発明に係る時間幅計測装置が測定しよ
うとしている対処の時間は、非常に高速な信号の時間幅
であるため、スタートパルス時と、ストップパルス時と
で、独立のＡＤ変換器を用意しておかないと、高速の目
的を充分に果すことができない恐れが生じるからである
。

しかし、将来はもっとＡＤ変換器の動作スピードを向上
させた技術が開発される可能性が大であり、その場合は
、第１図のように４個ものＡＤ変換器を備える必要はな
い。例えば、第１図のＡＤ変換器５ａと５０を共用し、
ＡＤ変換器５１）と５６を共用し、計２個のＡｔ）変換
器とすることもできる。あるいは、１個のＡＤ変換器で
対処することも可能である。

第３図は本発明の別の構成例を示した図、あ。

Ｚ（Ｄ第３図の装置は、サンプルボールド回ｆｆｉヲ１
（〕るようにしているため第１図に示した装置と比べて
多少変換時ｆｌは長くなるが、その分、第１図で用いた
ＡＤ変換器より高精度のＡＤ変換器を使用できる利点が
ある。第３図と第１図１ｆｆｉが異なる点は、第１図に
おけるＡＤ変換器５ａと５０が、第３図では１（２）の
ＡＤ変換器４ａに置換えられたこと第１図におけるＡＤ
変換器５ｂと５ｄが、第３図では１個のＡＤ変換器４ｂ
に置換えられたこと、２位相発振器１の出力信号ｓ１と
５２を−Ｈホールドするサンプルボールド回路２ａと２
ｂを設けたことである。

その他の構成は、第１図の装置と同一である。

第３図の装置では、上述した信号ｓ１と８２の瞬時値Ｖ
５．　、　ＶＣ，及びＶＳ２　Ｊ　Ｖ（：２を−Ｈサン
プルホールド回路２ａ、　２ｂに格納し、その内容をＡ
Ｄ変換器４ａ４ｂに読みだしてデジタル値に変換し、演
算回路１１にて、第１図の装置と同１ｍな動作で時間幅
Ｔｘを弾出する。

なお、演算手法として、（２）、（３）式から５ｉ Ｔｌｏ”（−“弓１・＋φ） 又は も良い。このとき、左辺の分母には、ｌｖｓ＋ｉ　　。

ＩＶｃ、Ｉ　　の大きい方を用いると誤差が小さい。

また、第３図における２個のＡＤ変換器を１個１　　に
し、これを切替えて使用するようにしても良い。

この場合、高速性は、第３図より劣るがＡＤ変換器の器
差による誤差が除去できる効果がある。

また、上述では、９０’位損の異なる信号ｓ１．　ｓ２
として、ｓｉｎ　、　ｃｏｓ波を用いた例で説明したが
、これに限らず、例えば、三角波を信号ｓｆ、　ｓ２に
用いるようにしても良い。

ハ、「本発明の効果」 以上述べたように、本発明によれば、次の効果が（ｑら
れる。

■　従来の装置、例えばタイムバーニア方式は主クロッ
クとバーニアクロックとが一致するまでの時間を必要と
する。また、タイム・エキスパンシコン方式は、ΔＴＥ
時間を必ず必要とする。これらの必要な時間は、将来、
ＡＤ変換器の動作速度が現在よりもっと速くなったとし
ても、原理的に必要な時間であり、改善の余地はない。

一方、本発明に係る装置においては、ＡＤ変換器と演算
回路１１における時間を必要とするが、これは、将来、
素子の進歩により、更に高速化される可能性を持つもの
であり、動作原理的に従来手段より高速化できるもので
ある。

従って、高速でかつリアルタイムで時間幅のＳ１測を行
４（うことができる。

■　第１図、第３図に示す如（、比較的簡単な構成で、
クロックの周期以下の端数時間を測定することができる
。

■　２位相発振器は、比較的実現しゃすく、精度が出し
易い。

■　ＡＤ変換器の分解能を上げることによって、クロッ
ク周波数を上げることなく、また測定時間を長くするこ
となく、測定時間幅の分解能を向上させることができる
。

【図面の簡単な説明】

第１図は本発明に係る時間幅計測装置の構成例を示す図
、第２図は第１図装置のタイムチャート、第３図は本発
明の別の構成例を示す図、第４図は一般的な時間幅の計
測原理を示す図、第５図はタイムバーニア方式の動作を
説明するための図、第６図はり・イム・エキスパンショ
ン方式の動作を説明するための図である。 １・・・２位相発振器、２ａ、　２ｂ・・・サンプルホ
ールド回路、３・・・クロック発生器、４ａ、　４ｂ、
　５ａ〜５ｄ・・・ＡＤ変換器、７・・・コントロール
回路、９・・・カウンタ、１１・・・演算回路。 第　１図 第２図 第３図 第４図 第５図 第り図 搗尺咽−よ否Ｅヒ−・

Claims (4)

【特許請求の範囲】
1. （１）クロック信号を発生するクロック発生器と、この
   クロック信号に基づく信号を計数するカウンタとを備え
   、カウンタの値を基にして時間幅を計測する装置におい
   て、 このクロック信号に同期し、かつ位相が互いに９０°異
   なる２つの信号（ｓ１、ｓ２）を出力する２位相発振器
   と、 時間幅計測開始信号と終了信号の発生時における２位相
   発振器の信号（ｓ１、ｓ２）の振幅値をデジタル値に変
   換するＡＤ変換器と、 ＡＤ変換器の動作時期と、カウンタのスタート・ストッ
   プとを制御するコントロール回路と、信号（ｓ１、ｓ２
   ）の振幅値のデジタル値と、カウンタからカウント信号
   を導入し時間幅を算出する演算を施す演算回路とを備え
   たことを特徴とする時間幅計測装置。
2. （２）前記２つの信号として、ｓｉｎ波とｃｏｓ波を用
   いたことを特徴とする特許請求の範囲第１項記載の時間
   幅計測装置。
3. （３）前記２つの信号として、位相が互いに９０°異な
   る三角波を用いたことを特徴とする特許請求の範囲第１
   項記載の時間幅計測装置。
4. （４）前記２位相発振器の次段にサンプルホールド回路
   を設け、このサンプルホールド回路にホールドされた値
   をＡＤ変換器でデジタル値に変換するようにしたことを
   特徴とする特許請求の範囲第１項記載の時間幅計測装置
   。