JPH0578795B2 - - Google Patents

Description

【発明の詳細な説明】 イ 「発明の目的」 〔産業上の利用分野〕 本発明は、時間幅計測装置に関するものであ
る。更に詳述すると、基準クロツク信号の周期以
下の所謂端数時間をも正確に測定することができ
る時間幅計測装置に関するものである。

〔従来の技術〕

信号の周波数や周期等の測定をする装置とし
て、ユニバーサル・カウンタが広く使用されてい
る。また、このようなカウンタに限らず、例えば
LSIテスタ等の装置には、測定対象である信号の
或る時点から或る時点までの時間幅を測定する装
置が使われている。

電気通信分野の発展に伴い、近年、取扱われる
信号の周波数が高くなり、また、信号の時間幅を
高精度（高分解能）で計測することが要求される
ようになつてきた。

一般に、時間幅を高精度で測定するには、次の
ような原理が採用されている。被測定時間幅T_x
で開放となるようなゲートに、周期T₀のクロツ
ク信号を通し、そのクロツクの通過個数Ｎをカウ
ントする。そして、NT₀を時間幅とするもので
ある。この方法は、クロツクの周波数を上げるほ
ど分解能が向上するが、実際には回路素子の速度
に限界がある。即ち、この手段は、クロツクの周
期以上の分解能で測定することはできない。

上記の方法では、厳密に言うと、T_x＝NT₀と
はならず、T_xT₀である。これは、通常、T_xが
T₀で割切れず、小さい端数の時間が存在するか
らである。これを第４図に示す。第４図におい
て、ΔT₁はT_xの立上がりエツジから、その直後
に発生するクロツクまでの端数の時間であり、
ΔT₂はT_xの立下りエツジから、その直後に発生
するクロツクまでの端数の時間である。そして、
ΔT₁とΔT₂の両者の立下りの期間だけゲートを開
放［第４図のホ参照］して、通過するクロツクの
数をカウントする。その期間におけるクロツクの
数をＮとすると［第４図のヘ］時間幅T_xは(1)式
で表わされる。

T_x＝NT₀＋ΔT₁−ΔT₂ (1) 従つて、端数の時間ΔT₁とΔT₂を測定すれば、
クロツクの周期T_p以上の分解能で時間幅T_xの測
定が可能となることが(1)式から分る。

そこで、従来技術として端数時間ΔTを測定す
ることができる、言替えると、クロツクの周期
T₀以上の分解能で時間幅を測定することができ
る下記の手段が知られている。

〈〉 タイムバーニア（time vernier）方式 ノギスの原理を時間軸について応用したもの
で、第５図を用いて説明する。この方法は、周期
T₀の主クロツクのほかに、端数時間ΔTの開始時
点で発生する周期T₀′（T₀′＞T₀）のバーニア・
クロツクが必要である。両クロツクの位相が一致
する時点までのクロツク数Ｎを計数すると、 ΔT＝Ｎ（T₀′−T₀） としてΔTが求まる。分解能は両クロツクの周期
差（T₀′−T₀）で与えられる。

〈〉 タイム・エキスパンジヨン（time
expansion）方式 第６図を用いて説明する。この方式は積分器を
使用し、コンデンサに蓄えられる電荷もしくは電
圧を仲介として端数時間を拡大し、それをクロツ
クで測る方式である。第６図は電荷を仲介とした
場合を示す図である。ΔT間の電流I₁で積分コン
デンサを充電した後、電流I₂で放電したとする
と、 ΔT_E＝I₁／I₂・ΔT となり、拡大比率は、I₁／I₂で与えられる。

〔発明が解決しようとする問題点〕

しかし、以上のような手段は次の問題点を有し
ている。

〈〉 タイムバーニア方式は、第５図のように
主クロツクとバーニアクロツクとが一致するま
で時間がかかり、高速の繰返し測定やリアルタ
イムの測定ができないという問題がある。

〈〉 タイム・エキスパンジヨン方式は、第６
図の如く、端数時間ΔTの測定のため、新たに
ΔT_E時間を余分に要するので、タイムバーニア
方式と同様、高速の繰返し測定やリアルタイム
の測定ができないとう問題がある。

本発明の目的は、高速の繰返し測定、リアルタ
イムの測定、高分解能の測定ができる時間幅測定
装置を提供することである。

ロ 「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決するために、被測
定時間幅に対応した信号とクロツク信号とを導入
し、所謂端数時間に相当すパルス信号と、ゲーテ
イングクロツク信号とを出力する制御回路と、 このゲーテイングクロツク信号を計数するカウ
ンタとからなり、 カウンタの出力と前記端数時間とから被測定時
間幅を計測する装置において、 第１の端数時間に相当する期間に第１の一定値
信号を積分し、この積分値を初期値として第２の
端数時間に相当する期間に前記一定値信号と極性
のみ異なる第２の一定値信号を積分することによ
り第１と第２の端数時間の差に対応した信号
（V₂）を得るとともに、既知の期間（T₀）に前記
第１又は第２の一定値信号を積分することで信号
（V₀）を得る積分器と、 この積分器の出力信号（V₀，V₂）をデジタル
値に変換するAD変換器と、 ２つの信号（V₀，V₂）に対応した前記デジタ
ル値を導入し、この２つのデジタル値の比と、前
記既知の期間（T₀）に対応する値とから第１と
第２の端数時間の差（ΔT₁−ΔT₂）を算出する手
段と、 を備えるようにしたものである。

〔実施例〕 以下、図面を用いて本発明を詳しく説明する。

第１図は、本発明の一実施例を示した図であ
る。同図において、１は入力アンプであり、端子
p₁から時間幅を計測する対象の信号を導入し、時
間幅を計測し易いように導入した信号を波形整形
し、次段へ出力する。

３は制御回路であり、入力アンプ１の出力信号
と後述するクロツク信号とを導入し、所謂端数時
間に相当した信号（s₁，s₂）と、ゲーテイングク
ロツク信号s₄とを出力することができるものであ
る。このような機能を有する制御回路は、公知の
ものが使用される。

５はカウンタであり、導入した信号が或るレベ
ルをよぎる回路を計数する。ここでは、制御回路
から導入したゲーテイングクロツク信号s₄を計数
する。

７はクロツク発生器であり、周期T_Oの時間基
準となるクロツク信号を発生する。例えば10MHz
である。

以上までの構成は公知であるが、本発明におい
ては、以下に説明する積分器を用い、２つの端数
時間の減算（ΔT₁−ΔT₂）を積分器で行なわせる
ようにしている。即ち、前記(1)式において、右辺
のNT₀の値はカウンタ５の出力から算出するこ
とができ、（ΔT₁−ΔT₂）の値は、この積分器で
演算するようにしたものである。

Ｕは増幅器、Ｃはコンデンサ、Ｒは抵抗であ
り、これらで積分器を構成する。増幅器Ｕの入出
力間に接続された積分コンデンサＣの両端には、
このコンデンサＣに蓄積された電荷を放電させる
ためのスイツチsw２が設けられている。増幅器
Ｕの入力は抵抗Ｒを介して、スイツチsw１に接
続される。このスイツチsw１は３つの接点ａ，
ｂ，ｃを持ち、接点ａには定電圧Ｅが、Ｃには定
電圧Ｅと異なる極性の定電圧（−Ｅ）が加えられ
ており、ｂには何も電圧が加えられていない。そ
して、スイツチsw1において、制御回路３から信
号s₁が出力された場合は接点ａへ可動片が接続
し、信号s₂が出力された場合は接点ｃへ接続し、
信号s₁とs₂が出力されない時は接点ｂへ接続する
ようになつている。また、スイツチsw２は、制
御回路３から信号s₃が出力された時に、その接点
を閉じるように動作する。

増幅器Ｕの出力はサンプルホールド回路９に導
入され、ここで一旦記憶された後、AD変換器１
１でデジタル信号に変換される。

なお、AD変換器１１に例えば並列型AD変換
器のように高速のものを使用した場合は、サンプ
ルホールド回路９は不要としても良い。

カウンタ５の出力信号s₆とAD変換器１１の出
力信号s₇は、例えばマイクロコンピユータ（図示
せず）にて演算を施され(1)式で示すT_xが計算さ
れる。

第２図は、第１図の各信号のタイムチヤートで
ある。第１図の装置の動作を第２図を参照しなが
ら説明する。

入力端子p₁に加えられた、時間幅を測定する対
象の信号は、入力アンプ１にて、例えば第２図の
イに示すような方形波に波形整形され、信号s₅と
なる。この方形波信号s₅のパルス幅Txが被測定
の時間幅である。信号s₅とクロツク発生器７から
出力されたクロツク信号［第２図のロ］とは、制
御回路３に導入される。

制御回路３は、導入した被測定時間幅信号s₅
と、クロツク信号とから、４つの信号s₁，s₂，s₃，
s₄を発生させる。

信号s₁は端数時間ΔT₁に相当するパルス幅を有
するものであり、第２図のハに示す。この信号s₁
は被測定時間幅信号s₅の立上がりエツジと、この
立上がりエツジの次に生じたクロツク信号の立上
がりエツジの期間に生ずる。

信号s₂は端数時間ΔT₂に相当するパルス幅を有
するものであり、第２図のハに示す。この信号s2
は被測定時間幅信号s₅の立下りエツジと、この立
下りエツジの次に生じクロツク信号の立上がりエ
ツジの期間に生ずる。

信号s₄は次のようにして取出される。制御回路
３の内部には、第２図ハに示す端数時間の信号s₁
とs₂の立下りエツジに同期して、開閉が制御され
るゲート（図示せず）が備えられている。このゲ
ートの開閉動作を第２図のニに示す。そして、こ
のゲートにクロツク信号を加えると、ゲーテイン
グクロツク信号s₄は、第２図のホとなる。

以上に説明した制御回路３は、従来の装置にお
いても用いられ、公知のものである。

カウンタ５では、前記ゲーテイングクロツク信
号s₄を計数する。クロツク信号の周期をT_pとする
と、カウンタ５の計数値Ｎとこの周期T₀とを掛
算すれば、(1)式で示すNT₀の値が得られる。

一方、積分器の方では、次のように動作してい
る。第１の端数時間ΔT₁に相当するパルス幅の信
号s₁が制御回路３から出力されると、この信号
sw１によりスイツチsw１は、接点ａに接続され
る。従つて、積分器はΔT₁の期間、定電圧Ｅを積
分し、その出力は(2)式に示す電圧V₁となる。

V₁＝１／Ｃ∫〓^T1 ₀｛Ｅ−e₀／Ｒ−i_B｝dt (2) 但し、e₀は積分器のオフセツト電圧であり、i_B
はバイアス電流である。

そして、信号s₁のパルスが立下るとスイツチ
sw１の接点は、ｂとなるので積分器には、入力
が加わらなくなり、ΔT₁の期間積分した値をホー
ルドする。

次に制御回路３から第２の端数時間ΔT₂に相当
するパルス幅の信号s₂が出力されると、スイツチ
sw１の接点は、ｃとなる。今度は、積分器にＥ
とは逆の極性の定電圧（−Ｅ）が加えられるの
で、ホールドされていた電圧V₁を起点として、
前とは逆の傾きでその積分出力が変化する。そし
て、定電圧（−Ｅ）を端数時間ΔT₂の期間、積分
するとスイツチsw２は接点がｂとなり、その値
V₂をホールドする。以上の積分器の出力電圧の
変化を第２図のヘに示す。

V₂＝１／Ｃ∫〓^T1-〓^T2 ₀｛Ｅ−e₀／Ｒ−i_B｝dt (3) この値V₂は、（ΔT₁−ΔT₂）に比例しているも
のである。そして、この電圧V₂はサンプルホー
ルド回路９を介してAD変換器１１に導入され、
ここでデジタルの信号s₇に変換されて、マイクロ
コンピユータ（図示せず）に転送される。コンピ
ユータでは、カウンタ５から導入した信号s₆
（NT₀）と、信号s₇（ΔT₁−ΔT₂）とから前記した
(1)式により、時間幅T_xを算出する。

サンプルホールドされた後は、制御回路３から
クリア信号s₃が出力され、スイツチsw2が閉じて
積分コンデンサＣにチヤージしていた電荷は放電
され、次の測定に備える。

なお、(3)式においては、その演算式中に、Ｅ，
Ｒ，e₀，i_B，Ｃが入るのでこれらの値の変動が、
時間幅の測定精度に影響する。従つて、この影響
を排除するため、次の手段をとることが好まし
い。それは、予め、クロツク信号の一周期T₀の
期間、定電圧Ｅを積分しておき［(4)式で表わされ
る電圧V₀］、これのデジタル値を例えば、マイク
ロコンピユータ側へ格納しておく。

V₀＝１／Ｃ∫^T0 ₀｛Ｅ−e₀／Ｒ−i_B｝dt (4) そして、V₂／V₀をコンピユータで計算すれば、 V₂／V₀＝ΔT₁−ΔT₂／T₀であるから、ΔT₁−ΔT₂＝ T₀・V₂／V₀となり、Ｅ，Ｒ，e₀，i_B，Ｃの影響を排 除することができる。なお、期間T₀において、
積分する定電圧は（−Ｅ）でも良い。

第３図は本発明の別の実施例であり、この装置
は、第１図装置における積分器のドリフトを補償
する機能を備えたものである。第３図の装置が第
１図装置と異なる点は、増幅器Ｕの出力と、サン
プルホールド回路９の出力との差電圧を取り、こ
れが零となるようにスイツチsw１の接点ｂへ帰
還を加える差動増幅器Ｍを設けた点である。

この他の構成は、第１図の装置と同様である。
第３図の装置では、サンプルホールド回路９とし
て低いドループ特性（低ドリフト）のものを用い
るとする。このサンプルホールド回路９の出力と
積分器の値を比較し、接点ｂを介して積分器に帰
還しているので、積分器のドリフトは、除去され
る。

なお、第１図及び第３図では、積分器において
定電圧（Ｅ，−Ｅ）を積分すると説明したが、定
電流（Ｉ，−Ｉ）を積分しても同様な動作である。
即ち、積分器では、互いに極性の異なる一定レベ
ルの信号を積分するように構成すれば良い。

ハ 「本発明の効果」 以上述べたように、本発明によれば次の効果が
得られる。

従来の装置、例えばタイムバーニア方式は主
クロツクとバーニアクロツクとが一致するまで
の時間を必要とする。また、タイム・エキスパ
ンジヨン方式は、ΔT_E時間を必ず必要とする。

一方、本発明に係る装置においては、積分器
を用いて、２つの端数時間の差（ΔT₁−ΔT₂）
に相当する電圧値を出力するようにしている。
そして、この電圧をAD変換して、その後、マ
イクロコンピユータ等で演算するものである
が、AD変換器は、現在、並列型AD変換器等、
非常に高速のものがあり、このようなことから
本発明は動作原理的に従来手段より高速化でき
るものである。

従つて、高速でかつリアルタイムで時間幅の計
測を行なうことができる。

積分器のＥ，Ｒ，e₀，i_B，Ｃに起因する誤差
を含まない測定ができる。

第１図、第３図に示す如く、比較的簡単な構
成で、クロツクの周期以下の端数時間を測定す
ることができる。

【図面の簡単な説明】

第１図は本発明に係る時間幅計測装置の構成例
を示す図、第２図は第１図装置のタイムチヤー
ト、第３図は本発明の別の構成例を示す図、第４
図は一般的な時間幅の計測原理を示す図、第５図
はタイムバーニア方式の動作を説明するための
図、第６図はタイム・エキスパンジヨン方式の動
作を説明するための図である。 １……入力アンプ、３……制御回路、５……カ
ウンタ、７……クロツク発生器、Ｕ……増幅器、
Ｍ……差動増幅器、sw１，sw２……スイツチ、
Ｃ……積分コンデンサ、Ｒ……抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 被測定時間幅に対応した信号とクロツク信号
   とを導入し、所謂端数時間に相当するパルス信号
   と、ゲーテイングクロツク信号とを出力する制御
   回路と、 このゲーテイングクロツク信号を計数するカウ
   ンタとからなり、 カウンタの出力と前記端数時間とから被測定時
   間幅を計測する装置において、 第１の端数時間に相当する期間に第１の一定値
   信号を積分し、この積分値を初期値として第２の
   端数時間に相当する期間に前記一定値信号と極性
   のみ異なる第２の一定値信号を積分することによ
   り第１と第２の端数時間の差に対応した信号
   （V₂）を得るとともに、既知の期間（T₀）に前記
   第１又は第２の一定値信号を積分することで信号
   （V₀）を得る積分器と、 この積分器の出力信号（V₀，V₂）をデジタル
   値に変換するAD変換器と、 ２つの信号（V₀，V₂）に対応した前記デジタ
   ル値を導入し、この２つのデジタル値の比と、前
   記既知の期間（T₀）に対応する値とから第１と
   第２の端数時間の差（ΔT₁−ΔT₂）を算出する手
   段と、 を備えたことを特徴とする時間幅計測装置。