JPS6271888A - 時間幅計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的Ｊ （惺業十の利用分野〕 本発明は、Ｂき間幅δ１イｌ［！Ｉ菰装に関するもので
ある。

更にミ１゛述すると、填準クロック信号の周期以下の所
謂端数時間をも正確に測定することができる時間幅計：
ｎｌ！　ＲＷに関するものである。

〔従来の技術〕

１１号の周波数や周１！Ｉ］等の測定をする装置として
、ユニバーサル・カウンタが広く使用されている。

また、このようなカウンタに限らず、例えばＬ　Ｓ■テ
スタ等の装置には、測定対蒙である（３号の成る時点か
ら成る時点までの時間幅を測定するＩＡ置が使ねねでい
る。

心気通信分野のｙｔ展に伴い、近年、取板ゎれる１３号
の周波数が高くなり、また、信号の時間幅を？１精喰（
高分解能〉で８１測づることが要求されるようになりて
きた。

一般に、Ｅ）間幅を高精度で測定するには、次のような
原理Ｉｆ採用されている。被測定時間幅下Ｘで１１１１
敢どなるようなゲートに、周！！１］Ｔ　Ｏのクロック
信号を通し、そのクロックの通過個数Ｎをカウントする
。ぞして、Ｎ１−０を時間幅とするものである。この方
法は、クロックの周波数を−Ｆげろほど分解能が向上す
るが、実際には回路素子の速度に限界がある。Ｉ！ｌｌ
ら、この手段は、り１コツクの周期以上の分解能で測定
することはでさ′ない。

十ｉこの方法では、厳密に言うと、Ｔｘ・−ＮＴ。

とはならず、ｒ　ｘ　七Ｎ　Ｔ　ｏである。これは、通
常、ＴｘかＴ　ｏで割切れず、小さい端数の時間が存在
するかｌうである。これを第４図に示す。第４図におい
て、ΔＴ１は］−８の立上がりエツジから、その直後に
発生するクロックまでの端数の時間であり、Δ１−２は
１ｘのｒｔ下りエツジから、その直後に発生するり１１
ツクまでの端数の時間で（ちる。そして、ΔＴ１とΔＴ
、の両者の立下りの期間だ（ノゲートを開成［第４図の
（ホ）参照１して、通過するクロックの数をカウントす
る。その期間におけるりＣツクの教をＮとすると［第４
図の（へ）］時ｒｒ；を幅Ｔｘは（１）式で表わされる
。

Ｔ　ｘ　−Ｎ　’ｒ　ｏ＋Δ丁、−ΔＴ　２　　　　　
　　（１）従って、６Ｈ数の８￥間ΔＴ＋とΔＴ２を測
定すれば、クロックの周期１０以上の分解能で時間幅Ｔ
ｘの測定が可能となることが（１）式から分る。

そ二で、従来技術として端数時間６丁を測定することが
できる、言酔えると、クロックの周期Ｔｏ以上の分解能
で時間幅を測定することができる下記の手段が知Ｉうれ
ている。

（１）　　タイムバーニア（ｔｉｍｅ　ＶｅｒｎｉＯｒ
）方式ノギスの原理を時間軸について応用したもので、
第５図を用いて説明する。この方式は、周期Ｔ。

の主クロックのほかに、端数時間６丁の間始峙点で発生
する周期Ｔｏ　−（Ｔｏ　−＞”、−ｏ　）のへ−二７
・クロックが必要である。両クロックの位相が一致する
時点までのクロック数Ｎを計数すると、ΔＩ’−Ｎ　（
Ｔｏ　−Ｔ’Ｏ） として八〒が求まる。分解能は両り１コツクの周期差（
’ｒｏ　′　Ｔｏ）でトｊえられる。

！ｆｉｌ　　ターンム・エキスパンション（ｔｉｍｅ　
ｅｘｐａｒｓｉ９ｎ）方式 第６図を用いて説明する。この方式は積分器を使用し、
：ｌン１ンリに蓄えられる電荷もしくは市ｎを仲介どし
て端数時間を拡大し、それをクロックで測る方式である
。第６図は電荷を仲介とした場合を示す図である。６１
間の電流１　＋　−（”積分コンモノ丈を充電した後、
電流Ｉ、で放電したとづ〔発明が解決しよ・うとする問
題点〕 しかし、以十のような手段は次の問題点を有している。

（１）　　タイムバーニア方式は、ｉ￥５５図のように
主クロックとバーニアクロックとが一致するまで時間が
かかり、高速の繰返し測定やリアルタイムの測定ができ
ないという問題がある。

（１１）　　タイム・１゛ＶＶスバンジ３ン方、第６図
の如く、端数時間ΔＦのヨ１１定のため、新たにへ丁Ｅ
時間を余分に要するので、タイムバーニア方式と同様、
高速の繰返し測定やリアルタイムの測定ができくＴいと
いう問題がある。

本発明の目的は、高速の繰返し測定、リアルタイムの測
定、高分解「１シの４！１定ができる時間幅測定装置を
１足供することである。

口、「光１１１の構成」 〔問題点を解決するための丁段〕 本発明は、上記問題点を解決するために、クロック信号
を発生するクロック発生器と、被、剪定菊間幅に対応し
た信号どクロック信号とを導入し、所Ｘ端敢時間に相当
するパルス信号と、ゲーティングク［１ツク信号とを出
力するごとができる制御回路と、　このゲーティングク
ロック信号を５を数ηるカウンタとを備え、　カウンタ
の出力と前記端数時間とから被測定時間幅を計測するＶ
、置において、 ￥５１の端数時間に相当づる期間に第１の一定レベルの
信号を積分し、第２の端数時間に相当する期間に前記一
定レベルの信号と異なる極性の第２の一定レベルの４Ｍ
号を積分することにより第１の端数時間と第２の端数時
間との差に比例した信号を出力する積分器と、　この積
分器の出力をデジタル値に変換するＡＤ変換器とを備え
、　この積分器の出力に基づく信号を利用して被測定時
間幅を６１測するようにしたものである。

（吏施例） 以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明の一実施例を示した図である。

同図において、１は人力アンプであり、端子ｐ１から時
間幅をｈ１利する対象の１８号を導入し、時間幅を８１
測し易いよ−うに導入した信Ｈを波形整形し、次段へ出
力する。

３は制御回路で・あり、入力アンプ１の出カイ８号と後
述するクロックイｔ＠とを導入し、所謂端ｒＩ！１１５
間に相当しニ１８円（ｓｌ、ｓ２　）と、グー゛アイン
ククロツクｆｉＡ（Ｓ４）とを出力することができるも
のである。このような薇能を有りる制御回路は、公知の
ものが使用される。

５はカウンタであり、導入した信号が成るレベルをよぎ
る回数を計数する。ここでは、制御回路から導入したゲ
ーティングクロック信号Ｓ４を計数する。

７はクロック発外Ｂ　ｃ−ａうり、周期Ｔｏの時間基準
となるタロツク信号を発生する。例えば１０ＭＨ２であ
る。

以−トまでの構成は公知であるが、本発明においては、
以下に説明する積分器を用い、２つの端数時間の減算（
ΔＴ１−Δ丁２）を積分器で行なわせるようにしている
。即ち、前記（１）式において、右辺のＮＴｏの値はカ
ウンタ５の出力から算出す・コごとができ、（ΔＴ１−
ΔＴ２）の値は、この積分器で？１ｌｔｉ連りるよ゛）
にしＬちのである。

Ｕは増幅器、Ｃはコンデ〉す、Ｒは抵抗であり、これら
で積分器を構成する。増幅器０の入出力間に接続された
積分」ンデンナＣの両端には、このコンデンサＣに蓄積
された電荷を放電させるためのスイッチｓｗ　２が設（
−」られている。増幅器Ｕの入力は抵抗Ｒを介して、ス
イッチｓｗ　１に接続される。

このスイッチｓｗ　１は３つの接点ａ、ｂ、ｃを持ら、
接点ａには定電圧Ｅが、Ｃには定電圧Ｅと異なる極性の
定電圧（−Ｆ）が加えられており、ｂには何で）？１！
圧が加えられていない。そして、スイッチＳＷ　？にお
いて、制御回路３から（Ａ号Ｓ１が出力された場合は接
点ａへ可動片が接続し、信号Ｓ２が出力とれた場合は接
点Ｃへ接続し、信ｇｓｌと５２が出力されない時は接点
すへ接続するようになっている。

また、スイッチｓｗ　２は、制御回路３から（４号Ｓ３
が出力された時に、その接点を閉じるように動作する。

増幅器Ｕの出力はサンプルホールド回路９に導入され、
ここで−ｑ記憶された後、△Ｄ変換器１１でデジタル信
号に変ｊ条される。

なお、ＡＤ変換器１１に例えば並、Ｊｚｌｌ型△Ｄ変換
器のように高速のものを使用した場合は、サンプルホー
ルド回路９は不要としても良い。

カウンタ５の出力信号Ｓ６とΔＤ変換；Ｓ１１の出力信
号Ｓ１は、例えばマイクロコンビ１−タ（図示せず）に
て演Ｃ）を施され（１）式で示すＴｘがＨＩ　Ｉ’＞さ
れる。

第２図（，１、第１図の各信号のタイムチャートである
。第１図の装置の動作を第２図を参照しながら説明する
。

入力端子９１に加えられた、時間幅を測定する対像の（
３号は、入力アンプ１にて、（Ａえば第２図の（イ）に
示寸ような方形波に波形整形され、信号Ｓ５となる。こ
の方形波信号Ｓ５のパルス幅Ｉ′ｘが被測定の時間幅ひ
ある。−信＠Ｓ５とクロック几生器７ｈＩ−″Ｉ出力さ
れたクロック信号［第２図の（ロ）］とは、制御回路３
に導入される。

制御回路３は、導入した被測定Ｒ，？間幅信＠ｓ５と、
つロック代号とから、４つの信号ｓ１　、　ｓ２．ｓ３
．　ｓ４をブｅ／１さぜる。

信尼５１ＬＪ喘数時間△゛「１に相当するパルス幅を右
づろものであり、第２図の（ハ）に示す。この仁；号Ｓ
１は被測定時１！！１１信号ｓ５の立上がりエツジと、
この立上がりエツジの次に生じたクロック信号の９土が
りエツジの期間に生ずる。

（＋’；　”′、ｓ２は端数時間Δ「２１こ相当するパ
ルス幅を有τるものであり、第２図の（ハ）に示す。こ
の信号Ｓ２はｌＩｉ測定時間幅信号８５の立下りエツジ
と、この立下りエツジの次に生じクロック信号の立上が
りエツジの期間に生ずる。

信ＱＳ４は次のようにして取出される。制御回路３の内
部には、第２図（ハ）に示ｔ’　＋ａ　Ｓ時間の１３８
Ｓ１と３２の立下りエツジに同期して、開閉が制御と・
れるゲート（図示せず）が備えられていイ、。このゲー
トの開閉動作を第２図の（ニ）に示す。そして、このゲ
ートにクロック信号を加えると、ゲーティングクロック
信：％　ｓ　４は、第２図の（ホ）となる。

以上に説明した制御回路３は、従来の装置においても用
いられ、公知のものである。

ノノウンタ５では、前記ゲーティングクロック信号Ｓ４
をＪ１数する。クロック信号の周期をＴｏどすると、カ
ウンタ５のム１数値Ｎとこの周Ｉｎ　Ｔ　ｏとを１■）
０すれば、（１）式で示すＮＴＯの値が得られる。

一方、積分器の方では、次のように動作している。第１
の端数時間ΔＴ＋に相当するパルス幅の信号Ｓ１が制御
回路３から出力されると、この信号ｓｗ　１によりスイ
ッチｓｗ　１は、接点ａに接続される。

従って、積分器はΔＴ、の期間、定電圧Ｅを積分し、そ
の出力は（２）式に示す電圧Ｖ、となる。

但し、ｅｏは積分器のオフセット電圧であり、ｉｐはバ
イアス電流である。

そして、信号３１のパルスが立下るとスイッチＳＷ１の
接点は、ｂとなるので積分器には、人力が加わらなくな
り、Δ■１の期間積分した値をホールドする。

）πに制御回路３から第２の端数時間ΔＴ２に相生する
パルス幅の信号ｓ２が出力されると、スイッチＳＷ　１
の１ａ点は、Ｃとなる。今度は、積分器にＥとは逆の極
性の定電圧（−Ｅ）がノＪＩ′Ｉえられるので、小−ル
ドされていた電圧Ｖｌを起点として、前とは逆の傾きで
その積分出力が変化する。そして、゛ＩＸ：ＸＩコｔ、
　（−Ｅ　）を端数時［１１１ΔＴ２の期間、積分する
とスイ゛ツチｓｗ　２は接点がｂとなり、−ての値ｖ２
をホールド９−ろ。以Ｆの積分器の出力電圧の変化を第
２図の（へ）に示（。

この値ｖ２は、（ΔＴ１−ΔＴ２）にＬｔ例している（
・のである。ぞして、ごの電圧２（Ｊリンプルホールド
回路９を介して、へ〇変換器１１に導入され、ここでデ
ジタルの信号ｓｗ　７に変換されて、マイクロコンピュ
ータ（図示ｌ！ヂ）に転送される。

コンピュータでは、カウンタ５から導入した信号５Ｗ６
（ＮＴＯ＞と、信号５ｗ７（ΔＴ　＋−Δ１−２）とか
ら前記した（１）式により、時間幅Ｔ　Ｘ　４！：＄７
出する。

リンプルホールドされた後は、１ＩＩＩＩ１１回路３か
らクリア信号Ｓ３が出力され、スイッチｓｗ２が閉じて
積分＝１ンデンリＣにチャージしていた電荷はｔＩｌ電
され、次の測定に備える。

なお、（３）式においては、その演算式中に、Ｅ。

１１、ｅｏ、ｉｓ、Ｃが入るのでこれらの（Ｉｌｌの変
動が、時間幅の測定精成に影響する。従って、この影響
を排除するため、次の手段をとることが好ましい。でれ
は、予め、クロック信号の一周ｉ！１１　Ｔ。

の期間、定電圧〔を積分しておき［（４）式で表わされ
る電圧Ｖｏ］、これのデジタル値を例えば、マイクロコ
ンピュータ側へ格納しておく。

ｅ◇　、ｊＢ、Ｃの影響を排除することができる。

も、お、期間Ｔｏにおいて、積分する定電圧は（−Ｅ）
でも良い。

第３図は本発明のシリの実１Ａ例であり、この装置は、
第１図装置（おける積分器のドリフトを補償するは能を
尚えたものである。第３図の装置が第′１図装置と異な
る点は、増幅器Ｕの出力と、サンプルボールド回路９の
出力との差電圧を取り、これが零となるようにスイッチ
ｓｗ　１の接点すへ帰還を加える差！ｌＪｊ／！幅器Ｍ
を設けた点である。

この他の構成は、第１図の装置と同様である。

第３図の装置では、サンプルホールド回路９としてイ【
ξいドループ特性（低ドリフト）のものを用いるとする
。このサンプルホールトロ路９の出力と積分器の値を化
較し、接点すを介して積分器に帰還しているので、積分
器のドリフ１−（ま、除ムされる。

１１８、第１図及び第３３図で１ｊ、積分：Ｓにｊりい
て定電圧ＩＥ、−「＞を積分すると説明したが、定電流
（１，−１）を積分しても同様＜７動作である。

叩ら、積分器では、Ｕいに極付のＷなる一定レベルの１
３５庖伯分するよ・）に構成すれば良い。

ハ、「本発明の効果」 以」）小べたように、本発明によれば次の効果ツメ（り
らねる ■　１子来の装置、例えばタイムバーニア方式（ま丁ク
ロックとハーニアク１１ツクとが−ｔｉ・ｊるまでの時
間を必要とする。また、タイム・エキスパンション方式
は、ΔＴε時間を必ず必甥とする。口れらの必要イ１時
間は、将来、ＡＤ変換高の動作速度が現在より６つと速
くなったとしても、Ｉ１１ζ即的に必要な時間であり、
改善の余地はない。

一方、本発明に係る装置にお（゛ては、積分器を用いて
、２つの端数時間の差（Δ゛［１−ΔＴ２　）に相当す
る電圧６１７を出力するようにして（゛る。そして、こ
の電圧をＡＤ変換しで、その後、マイクロコンピュータ
等で演算７Ｊるものであるが、ΔＤ変換器は、現在、並
列型ＡＤ変換器等、非常に高速のものがあり、このよう
なことがら本発明は動作原理的に従来手段より高速化で
さるものである。

従って、高速でかつりフルタイムで時間幅の計測を行な
うことができる。

■　積分器のＥ、Ｒ，ｃＯ＋　ｉｓ、Ｃに起因する誤４
を含まない測定ができる。

０）　第１図、第３図に示す如く、比較的簡単な構鱗で
、クロックの開明以下の端数時間を測定することができ
る。

【図面の簡単な説明】

第１図は本発明に係る時間幅計測装置の構成例を示す図
、第２図は第１図装置のタイムヂセー１〜、第３図は本
発明の別の構成例を示号図、第４図は一般的な時間幅の
計測原理を示１図、第５　Ｔ７はタイムバーニア方式の
動作を説明するための図、第６図はタイム・エキスパン
シコン方式の（ＪＪ作を説明するための図である。 １・・・入力アンプ、３・・・制卯回路、５・・・カウ
ンタ、７・・・クロック発生器、１）・・・増幅器、Ｍ
・・・；ＩＬ初増幅器、ｓｗ　１．ｓｗ　２・・・スイ
ッチ、Ｃ・・・積分コンデン＋Ｙ、Ｒ・・・抵抗。 代理人　　弁理［小　）Ｒ信　１助テ）１で 第１図 プン７つ仁ホづ１ドロ了を 万　７　図 Ｃト）２ソアづ會″う゛　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　ｎ第　二　図 ・°７５ 第　４　図 第５５１ 第　６　図 接Ω匍−；−ＦＬ−

Claims (2)

【特許請求の範囲】
1. （１）クロック信号を発生するクロック発生器と、被測
   定時間幅に対応した信号とクロック信号とを導入し、所
   謂端数時間に相当するパルス信号と、ゲーティングクロ
   ック信号とを出力することができる制御回路と、 このゲーティングクロック信号を計数するカウンタとを
   備え、カウンタの出力と前記端数時間とから被測定時間
   幅を計測する装置において、第１の端数時間に相当する
   期間に第１の一定レベルの信号を積分し、第２の端数時
   間に相当する期間に前記一定レベルの信号と異なる極性
   の第２の一定レベルの信号を積分することにより第１の
   端数時間と第２の端数時間との差に比例した信号を出力
   する積分器と、 この積分器の出力をデジタル値に変換するＡＤ変換器と
   を備え、 この積分器の出力に基づく信号を利用して被測定時間幅
   を計測することを特徴とする時間幅計測装置。
2. （２）前記積分器において、 第１の端数時間に相当する期間に第１の一定レベルの信
   号を積分し、第２の端数時間に相当する期間に前記一定
   レベルの信号と異なる極性の第２の一定レベルの信号を
   積分することにより第１の端数時間と第２の端数時間と
   の差に比例した信号を出力するするとともに、クロック
   信号の一周期に第１、第２の一定レベルの信号のどちら
   か一方を積分した信号をも出力する積分器とし、この積
   分３の２つの出力に基づく信号を利用して被測定時間幅
   を計測することを特徴とする特許請求の範囲第１項記載
   の時間幅計測装置。