JPH03501915A - アナログ‐ディジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 アナログ−ディジタル変換器 （発明の背景） 発明分野 本発明は一般にアナログ−ディジタル（ＡＤ）変換器に関し、特に電荷平衡変換 方式によるＡＤ変換器に関する。

従来技術の説用 電荷平衡式ＡＤ変換器は、デュアルスロープ法（ｄｕａｌ　５ｌｏｐｅｔｅｃｈ ｎ　１ｑｕｅ）の変形として、また米国特許第３，２６７．４５８　号及び第３ ，２８１，８２７号に示されたように１９６０年初期に最初に開発されたもので ある。この従来方式においては、一般に、接地に対して比較された出力信号を有 する囃−積分器の入力に未知の入力信号及び基準信号が共に結合される。入力信 号は積分器の入力に常時印加されるが、基準信号は積分器の入力に対して交互に 結合され、結合が解除され、この結合により積分器の出力信号の変化方向は変化 される。この結合解除はコンパレータにより決定され、積分器出力が零ボルトを 交差したことを示す。次に、基準信号は結合解除の一定時間後再結合される。こ のプロセスは所定時間にわたって多数回繰返され、基準信号が結合される回数ま たは時間量は、通常はディジタルカウンタまたはクロックにより測定される。こ のときの結合時間は未知入力信号に比例する。

このような従来技術としては、シリコニクス（５ｉｌｉｃｏｎｉｘ）社から市販 されている＾／Ｄ変換器チップＬＤＩＩＯ／ＬＤＩＩＩＡが知られている。この Ａ／Ｄ変換器チップにおいては、コンパレータの出力に結合された制御論理によ り基準信号結合のデユーティサイクル（ｄｕｔｙ　ｃｙｃｌｅ）が決定される。

コンパレータの出力が正または負のいずれであるかに従って２つのデユーティサ イクルの一方が選択され、積分器出力な零ボルトに変化させる。

多くのＡＤ変換器においては、変換器の構成内て所定の用途に対して性能な最適 にするための多くのコストと性能についての二律背反性又は矛盾（トレードオフ ）が存在する。特定の性能パラメータとしては変換速度、分解能、精度かある。

性能についてのトレードオフとしては例えば速度対分解涜が考えられる。コスト のトレードオフには所定の速度と分解能におけるあるレベルの精度を与える精密 要素のコストが考えられる。

これらの可変パラメータを考慮すると、変換技術の進歩を測定するのは、特定の パラメータだけてなく、性能を犠牲にせずに要素のコストを同時に低減てきるよ うに性能パラメータの全てを改良することに関係する。

（発明の概要） 従って、本発明は、電荷平衡式変換方式を改良すると共に全ての性能パラメータ の柔軟性を拡張すると共に装置コストを低減させるＡＤ変換器を提供することを 目的とする。

本発明は、その一実施例において、出力信号を発生すると共に入力を有する積分 手段と、入力信号を積分手段入力に接続する手段と、基準信号を周期的に積分手 段入力に印加１ノて、積分手段出力信号に所定の平均値を持たしめ、積分手段入 力に基準信号が印加される時間量を測定し、更にアナログ信号のディジタル表示 を演算する手段とを備えたものである。

他の実施例においては、本発明によるＡＤ変換器は、出力信号を発生し入力を備 える積分手段と、入力信号を積分手段の入力に接続する手段と、更に基準信号を 積分手段入力に周期的に印加して積分手段出力信号が所定値以上に又はそれ以下 に費す時間量を制御し、積分手段入力に基準信号が印加される時間量を測定し、 更にアナログ信号のディジタル表示を演算する制御手段とを具備するものである 。

更に他の実施例においては、本発明によるＡＤ変換器は、積分入力と出力を有す る積分手段と。

入力信号を積分手段入力に切替自在に結合する第１手段と、第１基準信号を積分 手段入力に切替自在に結合する第２手段と、 第２基準信号を積分手段入力に切替自在に結合する第３手段と、 積分手段出力と所定の基準値の間の相対極性を検出するコンパレータ手段と、 前記第１．第２及び第３手段を結合のために制御し前記コンパレータ手段により 検出された相対極性を受ける手段を有するコンピュータ制御手段とを具備し、該 コンピュータ制御手段は、入力信号を積分手段入力に結合する第１指令手段と、 所定数の固定期間の各々の間の制御自在量の時間にわたって積分手段入力に対し て第１基準信号を交互に結合及び結合解除する第２指令手段であって、各々の期 間に第１基準信号が積分手段入力に結合される時間量を制御して積分手段出力に 所定の平均値を持たしめる第３指令手段を含む第２指令手段と、第１基準信号が 積分手段入力に結合される時間量を測定する第４指令手段と。

積分手段入力から入力信号を結合解除すると共に所定数の固定期間の最後に積分 手段入力に第２基準信号を結合して積分手段出力を所定平均値に低減させる第５ 指令手段てあって、第２基準信号がこのように結合される時間量を測定する第６ 指令手段を含む第５指令手段と、 第１及び第２基準信号が積分手段入力に結合される時間量に応じて人力信号のデ ィジタル表示を演算する第７指令手段とを備えたものである。

（図面の簡単な説明） 本発明は次の添付図面を参照して例示として説明される。

第１図は本発明の一実施例の概略図であり、第２図は８１図の実施例により行わ れるＡＤ変換プロセスの代表的な波形図である。

（実施例の詳細な説明） 第１図は本発明の一実施例により構成されたＡＤ変変換器ｌ上示したものであり 、このＡＤ変換器は一般に積分器１２、コンパレータ１４、マイクロコンピュー タ１６及び積分器１２用入力回路１８を具備している。

特に、入力回路１８は、基準電圧Ｖｒｅｆ及びＧｒｄ及びアナログ−ディジタル （ＡＤ）変換用の未知アナログ信号Ｖｉｎを受ける入力選択スイッチ２０を備え る。抵抗２２及びスイッチ２４はスイッチ２０の出力を加算点２６に結合する。

負のバイアス電圧−■か端子２８、抵抗３０及びスイッチ２４を通して加算点２ ６に結合される。バイアス電圧−■は、スイッチ２４を流れる従来の電流か常に 入力信号とは無関係に加算点２６から与えられることを保証するように十分角の 値が与えられる。

基準電圧◆Ｖは、端子３２．１対のスイッチ３４．３６、及び抵抗３８．４０を 通して夫々加算点２６に結合される。スイ・ンチ３４及び抵抗３８は第１基準信 号Ｒｅｆ、　１を発生し、スイッチ３５及び抵抗４０は第２基準信号Ｒｅｆ、２ を発生する。＋ｖの極性により、従来の電流は、スイッチ３４または３６のいず れかが閉じられたとき加算点２６に常に流入することか保証される。第１基準信 号Ｒｅｆ、１は、スイッチ２４か閉成され、従って−Ｖが加算点２６に結合され たときも上記の電流方向を保持するのに十分な大きさを有している。

加算点２５は、演算増幅器４２及びコンデンサ４４を備える積分回路１２の積分 または負入力に結合される。増幅器４２の出力はコンパレータ１４の正入力に結 合され、コンパレータの負入力は基準電圧■「、この場合は接地（ｇｒｏｕｎｄ ）、に結合されている。コンパレータ１４の出力はマイクロコンピュータ１５の 入力に結合され、積分器１２の出力信号が接地に対して正または負のいずれであ るかをマイクロコンピュータ１６に通知する。　Ｖｒには、本実施例の目的のた めには接地電位が使用されるが、適切な基準電圧を使用することができる。この 基準電圧Ｖｒの目的は以下に詳細に説明する通りである。

マイクロコンピュータ１６は４つの出力４６．４８．５０、及び５２を備えてお り、これらの出力はそれぞれスイッチ２４．３４．３６及び２０の各々の制御出 力に結合される。マイクロコンピュータ１６はＮＥＣ社製の４ビツトモデル７５ ２０８で、これはメモリを備えこのメモリにはマイクロコンピュータ１６をして ＡＤＤ換器１０を制御せしめる動作指令が格納される。更に、マイクロコンピュ ータ１６にはオペレータのインタフェースとして作用するキーバッド５４及びデ ィスプレイ５６か結合される。他のインタフェースも１例えば工業標準（ｉｎｄ ｕｓｔｒｉａｌ　５ｔａｎｄａｒｄ）　Ｒ５２３２インタフエースなどが所望に 応じて設けられる。

第１図の実施例により実施される一般的変換プロセスについて、積分器１２の出 力信号の通常の波形を示す第２図及びマイクロコンピュータ１５により行われる 一般プログラムステップをリストした以下に示す第１表を参照して説明する。以 下で与えられるタイミンクはランニングカウンタによりマイクロコンピュータ１ ６を使用して行われ、カウンタの計数値は特殊な場合に記録され、また時間周期 を演算するため他の記録された計数値と共に使用される。マイクロコンピュータ １６はまたカウンタを順序付けるクロックを備えている。

第１表 １００　人力及びＲｅｆ、１を接続 １１１２　５０μｓまでカウントダウン１０４　Ｒａｆ、１を断路 １０６　零クロス時間を記録 １０８　次のパルスの幅を決定 １１０　Ｒｅｆ、１を接続 １１２　パルス幅をカウントダウン １１４　零クロス時間を記録 １１６　Ｒｅｆ、１を断路しパルス幅を集積１１８　零クロス時間を記録 １２０　ロータイム（ｌｏｗ　ｔｉｍｅ）演算１２２　次のパルスの幅を決定 １２４　１２７サイクルまでカウントダウン１２６　１１０を反復または停止 １３０　人力を断路しＲｅｆ、２を接続１３２　零クロス時間を記録し消滅（ｄ ｅｃａｙ）時間を演算 １３４　Ｒｅｆ、２を断路 一般に、それぞれの特定の変換プロセスには粗（ｃｏａｒｓｅ）交換相と微細（ ｆｉｎｅ）交換相か含まれる。

粗変換相の間は、粗基準信号Ｒｅｆ、　１は所定回数たけ反復して積分器入力に 対して接続、断路される。接続回数は所定数の長さ期間またはサイクルにより設 定される。各々の区間の間のＲｅｆ、　１の各々の接続周期の長さは各々の固定 期間のパーセンテージ（％）またはデユーティサイクルとして定義される。各々 の接続の長さは、各々の所定区間の特定％またはデユーティサイクルに対して積 分器出力を基準電圧Ｖｒ以上または以下のいずれかに維持するように制御される 。このデユーティサイクルか５０％に維持された場合は、積分器出力の平均値は 基準電圧Ｖｒに等しくなる。

特に、各々の変換プロセスは、それぞれ２８０．４　マイクロ秒（μＳ）の１２ ８粗サイクルと１６ミリ秒の付加微細サイクルを含む３３．３ミリ秒の時間にわ たって行われる。このプロセスは、粗茶準電圧Ｒｅｆ、ｌと共にスイッチ２０． ２４を介した入力信号の１つの加算点２５への接続により第２図のサイクルｌ及 びプログラムステップ１００と共に開始される。この＃続は５０．ＬＬＳの期間 にわたりステップ１０２により継続が許容され、この間に積分器１２の出力は！ ｓ３図のセクション１０３により示されたように負方向に移動する。粗茶準電圧 Ｒｅｆ、１は入力信号のレベルとは無関係に上記の移動方向をもたらすように設 計される。

粗茶準電圧Ｒｅｆ、１はスイッチ３４を介してステップ１０４により断路され、 これは積分器１２の出力をしてセクション１０５により示されるように正方向に 移動せしめる。ブロクラムステップ１０６は積分器出力信号の零クロス時間１０ ７を記録する。この零クロス時間から、ステップ１０８ては積分器１２の出力か 零以下であった時間量を演算し、これから基準電圧Ｒｅｆ、　１が次のサイクル のために接続されるパルス幅を決定する。この変換プロセスの第１サイクルを実 施するために、次のサイクルに対するパルス幅はルック・アップテーブルにより 最適に決定される。

入力信号の多くの正のレベルの間に積分器出力は第１サイクルの間に零ボルトに 交差することはない、零クロスが測定のために検出されないときは、次のサイク ルに対するＲｅｆ、　１のパルス幅は積分器出力が大きく負の偵にはならずほぼ と昇し続けるように低い値に設定される。この方法は、クロスが検出されるまで 引続く各々のサイクルに対して使用される。

サイクル１はプログラムステップ１１０により点１０９において２８０．４　ｇ ｓ後に終了し、粗茶準電圧Ｒｅｆ、１は加算点２６に再接続される。この接続が なされると、ブロクラムステップ１１２ては、プログラムステップ１０８て決定 されたようにセクション１１１に対するパルス幅のカウントダウンを開始する。

このカウントダウン動作の間に点１１３における零クロスはプログラムステップ 】１４により記録される０期間１１１かカウントダウンされると、Ｒｅｆ、　１ はプログラムステップ１１６により加算点２６から断路される。ステップ１１６ では、全接続時間か知られるように、Ｒｅｆ、１か接続される全パルス幅及び初 期５Ｏ４ｓを集積する。Ｒｆ！ｆ、１の断路により積分器１２の出力はセクショ ン１１５に示されるように正方向に移動を開始するようになされ、この間に点１ １７における零クロスはプログラムステップ１１８により記録される。

このように零クロス点１１３．１１７か記録されると、プログラムステップ１２ ０では、積分器１２の出力が零ボルトの基準電圧Ｖｒ以下にある時間期間１１９ を演算する。この演算されたロータイム（ｌｏｗ　ｔｉｍｅ）から、プログラム ステップ１２２ては次のサイクルに対するパルス幅を決定する。これは、零クロ スか検出された第１サイクルに統〈サイクルから始めて、先ず積分器出力に対す る所望の又は設定点ロータイムと測定されたロータイムとの差又は誤差を決定す ることによりなされる０例えば、実際のロータイムは各々のサイクルが全計数値 ２０のとき、２０分の１の精度まで測定される。５０％の所望の、または設定点 ロータイみはａｌＯにより表わされる。測定されたロータイム１２は−２の誤差 をもたらす。

次に、演算された誤差が丁度現在のサイクルで使用されたパルス幅Ｐｉ（ｎ）と 組合せ使用されて次のサイクルに対するパルス幅ＰＷ（ｎ＋１）を演算する。先 ず得られた誤差は補正係数ｋを乗じられ、その後ＰＷ（ｎ）に加算される。その 結果はＰＷ（ｎ＋１）になる。

従ってこの演算は次のように表わされる。

Ｐｗ（ｎ＋１）　＝　Ｐｉ（ｎ）　＋（誤差＊ｋ）但し、（誤差）＝（所望ロー タイム）−（測定ロータイム）である。

本実施例においては補正係数には１て与えられる。

各々の変換プロセスの最後で正の残留値を保証するために、誤差はできるたけ零 に近く保つ必要がある。これを実現するために、ルックアップテーブルにおける パルス幅の設定は各々の場合に対する最適値より高く設定される。更に、各々の 演算に対するベース値ＰＷ（ｎ）は、誤差が負のときは減分される。これにより ４誤差か正になるまでの積分器出力のロータイムは低減される。

第２図に示したようにサイクルあたりの２つの線形スロープの組合せ、及びパル ス幅の約５０％近傍でのロータイム又はハイタイム（ｈｉｇｈ　ｔｉ■ｅ）の平 均化により、積分器出力信号は、入力信号とは関わりなしに、零ボルトの電圧基 準値Ｖ「にほぼ等しい平均値を有するようになされる。勿論、この平均値はＶ「 により制御された所定値てあつてよい。

サイクル２の終了時に、プログラムステップ１２４ではサイクルカウンタを１だ け減分し、プログラムをステップ１１０に戻す、かくして残る１２６サイクルに 対してプログラムステップ１１０〜１２６が反復される。これらのサイクルの終 了時に、プログラムステップ１３０により入力信号及びＲｅｆ、１はスイッチ２ ４を介して加算点から断路される。ステップ１３０では、スイッチ３６を介して 微調基準電圧Ｒｅｆ、２を加算点２６に接続する。この接続により積分器１２の 出力は零ボルトに向けてゆるやかに直線的に減衰する。コンパレータ１４が零ボ ルトクロスを示すと、クロス時間はステップ１３２により記録され、続いてＲｅ ｆ、２により使用され、積分器１２の出力を零に減衰させる時間量か演算される 。このＲｅｆ、２に対する微細時間の演算値は、入力信号に対するディジタル値 を決定する場合にステップ１１６からのＲｅｆ、　１パルス幅時間の集積値と関 連して使用される。

最終ステップ１３４てはＲｅｆ、２が断路される。

第２表はマイクロコンピュータ１６内のプログラムにより行われる付加的なプロ グラムステップを示したものである。マイクロコンピュータ１６は、ＡＤ変換毎 に接地基準電圧、電圧基準値、更に未知入力を測定する。第２表は、これらの値 か出力結果を与えるために如何に使用されるかを示したちのである。

第２表 １５０　接地基準カウント値演算 粗カウント値を乗算因子により乗算 微細カラントイ１を乗算因子により乗算粗及び微細積を加算 微細乗算因子を除算 １５２　零オフセツト較正量を加算 １５４　接地基準サンプルを平均化 １５６　電圧基準カウント値演算 １５８　電圧基準サンプルを平均化 １６０　接地基準平均値を減算 １５２　較正定数により除算 １Ｆ＋４　温度補償乗算値の決定 １６６　未知入力カウント値演算 １６８　未知入力サンプルの平均化 １７０　接地基準平均値の減算 １７２　温度補償乗数による乗算により較正二進値を発生１７４　表示スケール のためにＭｘ　＋　８を演算１７６　値の送信／表示 １７８　設定点及び出力に対して値を比較１８０　アナログ出力のためＭｘ十　 τを二進値で演算プログラムステップ１５０ては、第１表のプログラムステップ １１６．１３２て得られたＲｅｆ、　１、Ｒｅｆ、２から二進値を発生するため に使用される演算プロセスか示される。これらのステップには、Ｒｅｆ、　１カ ウント値の粗乗算因子による乗算、Ｒｅｆ、２カウント値の微細乗算因子による 乗算、これらの乗算から得られたＲｅｆ、１と）１ｅｆ、２の積の加算、更に微 細乗算因子の除算か含まれる。微細乗算因子を用いることにより浮動点乗数の欠 如が補償され、更にこのような乗数により排除される。

接地基準カウント値演算には、ステップ１５２で、装置の初期較正の間に得られ た零オフセツト較正量か加算される。これらの接地基準に対する一連の較正値は プログラムステップ１５４て平均化される０次に、マイクロコンピュータ１６は ステップ１５６て電圧基準のサンプリングを行い更にステップ１５０に対して説 明したものと同様にカウント値演算を行う、これらの一連のサンプルはステップ １５８で平均化される。続いて、ステップ１６０で、ステップ１５４で得られた 接地基準平均値がステップ１５８の電圧基準平均値から減算される。ステップ１ ６２ては電圧基準指示値か装置の較正の間に決定された較正定数を乗しられる０ 次に、ステップ１６４では格納された値に対して電圧基準値を比較し、装置の温 度ドリフトに基づく変動を決定すると共に温度補償乗算値を決定する。

次に、マイクロコンピュータはステップ１６６で未知入力をサンプルし、ステッ プ１５０で行われたと同様に未知入力のカウント値の演算を行う、これらのカウ ント値はプログラムステップ１６８で数サンプルに対して平均化される。この未 知入力平均値からステップ１５４て得られた接地基準平均値から減算される。ス テップ１７２ては、オフセット調節サンプル平均値がステップ１６４て得られた 温度補償乗数により乗算され、未知入力信号に対する較正二進値が得られる。

この二進値は種々の方法て使用される。ステップ１７４ては、乗数Ｍを乗算し、 オフセット１３を加算することにより二進数がディスプレイスケール値に変換さ れる。この二進符号化１０進値は、その値が何てあってもステップ１７６て送出 及び／又は表示される。

更に、この変換値はオペレータにより入力された設定点に対して比較され、この ような比較の結果は種々の目的のために出力される。最後に、ステップ１７２で 得られたサンプルに対する較正二進値はステップ１８０て使用されてアナログ出 力を発生し、これには因子Ｎの乗数倍及びオフセットとの加算による適切なスケ ールへの変換が含まれる。

（結論） 以上説明したように１本発明によるＡＤ変換器によれば従来公知の電荷平衡方式 の改良がなされ、即ち基準信号の印加が制御されて積分器の出力信号か所定平均 値を有するか所定値の上又は下のいずれかで所定量の時間存在するかのいずれか がもたらされる。

このように費された時間が測定され、従って制御される。この時間が上記所定値 の上下で一様に分割されると、出力信号はこの所定値にほぼ等しい平均値を有す るようになる。この所定値は所望の値に対して設定されてよい。平均出力信号に 対して零ボルトを用いると、積分器はその動作領域の殆んど直線的な動作領域て 動作せしめられる。これにより変換器の精度か改良される。

本発明によるＡＤ変換器によれば、性能・コストパラメータは従来のものよりか なり拡大される。与えられた分解能は非常に高く、これにより精度は主要要素の コストの関数として与えられる。このようにして、装置の幾つかの精度等級が同 じボートレイアウトに異なる品質の要素を単に使用して構成されるや得られる固 有の分解走は装置の内部動作周波数要件を低減させ、このため電力消費量は換気 のない場合（ｕｎｖｅｎＬｉｌａｔｅｄ　ｃａｓｅ）の使用を可能にするレベル まで低減させ得る。

本発明の方法によれば積分器に対してより高いスリューレート（ｓｌｅｗ　ｒａ ｔｅ）の使用か可能になり、これは積分用コンデンサのコストを低減させる。ま たマイクロコンピュータを使用することにより付加的なディジタル要素の個数と コストが大きく低減され。

アナログ出力や設定点、最小の外部ハードウェアとのＲ５２３２シリアル通信な どの多くのオプションが回走になる。

以上に示した本発明の実施例は例示として与えられたものであり、何らの制限を 加えるものではない。添付した請求の範囲で定められた本発明の範囲から逸脱せ ずに各種の変形、変更力く当業者により上記実施例に対して可撓である。

ＦＩＧ、Ｉ ＦＩＧ、２ 国際調査報告

Claims (17)

【特許請求の範囲】
1. １．出力信号を発生し、入力を有する積分手段と、入力信号をこの積分手段入力 に接続する手段と、基準信号を周期的に前記積分手段入力に印加して前記積分手 段出力信号に所定の平均値を持たしめ、基準信号が前記積分手段入力に印加され る時間量を測定し、更にアナログ信号のディジタル表示を演算する制御手段とを 具備するアナログーディジタル変換器。
2. ２．前記制御手段は、所定数の固定区間の各々の間の制御自在な時間量にわたっ て前記基準信号を前記積分手段入力に結合する手段と、各々の結合に対する時間 量を決定し、積分手段出力信号に所定の平均値を持たしめる手段とを具備する請 求項１記載のアナログーディジタル変換器。
3. ３．前記決定する手段は、積分手段出力信号を受けるように結合されたコンパレ ータ手段と、このコンパレータ手段に応じて、前記出力信号が所定平均値以上ま たは以下である時間量を測定する手段とを具備する請求項２記載のアナログーデ ィジタル変換器。
4. ４．前記制御手段は、積分手段出力信号を固定期間の全時間の約５０％にわたっ て所定の平均値以上または以下にならしめるように構成される請求項３記載のア ナログーディジタル変換器。
5. ５．前記コンパレータ手段は、所定の平均値を示す基準電圧を与える手段を備え る請求項３記載のアナログーディジタル変換器。
6. ６．前記所定平均値は、零ボルトである請求項５記載のアナログーディジタル変 換器。
7. ７．前記制御手段は、所定数の固定期間後積分手段入力からの入力信号の結合解 除をもたらす手段と、積分手段入力に第２基準信号を結合させ積分手段出力信号 を所定平均値に低減させる第２手段と、更に第２基準信号が印加される時間量を 測定する第２手段とを備える請求項２記載のアナログーディジタル変換器。
8. ８．前記演算手段は、第１及び第２基準信号が積分手段入力に結合される時間量 に応じてなる請求項７記載のアナログーディジタル変換器。
9. ９．入力信号を接続して、基準信号が積分手段入力に印加されたとき及び印加さ れないとき積分手段出力信号をして逆極性方向に変化せしめる手段に結合された バイアス手段を更に具備する請求項１記載のアナログーディジタル変換器。
10. １０．アナログーディジタル変換器であって、積分入力と出力を有する積分手段 と、 入力信号を積分手段入力に切替自在に結合する第１手段と、 第１基準信号を積分手段入力に切替自在に結合する第２手段と、 第２基準信号を積分手段入力に切替自在に結合する第３手段と、 積分手段出力と所定基準値との相対極性を検出するコンパレータ手段と、 第１、第２及び第３手段を結合のために制御し、前記コンパレータ手段により検 出された相対極性を受ける手段を備えたコンピュータ制御手段とを具備し、該コ ンピュータ制御手段は、 入力信号を積分手段入力に結合する第１指令手段と、所定数の固定期間の各々の 間で制御自在な時間量にわたり積分手段入力に対して第１基準信号を交互に結合 、結合解除すると共に各々の期間の間に第１基準信号が積分手段入力に結合され て、積分手段出力をして所定の平均値を持たしめる時間量を制御する第３指令手 段を備える第２指令手段と、第１基準信号が積分手段入力に結合される全時間量 を集積するための第４指令手段と、 所定数の固定期間の終了時に積分手段入力から入力信号を結結合解除すると共に 第２基準信号を積分手段入力に結合して、積分手段出力を所定平均値に低減し、 更に第２基準信号がこのように結合される時間量を測定する第６指令手段を備え る第５指令手段と、更に 第１及び第２基準信号が積分手段入力に結合される時間量に応じて入力信号のデ ィジタル表示を演算する第７指令手段とを備えてなるアナログーディジタル変換 器。
11. １１．前記第３指令手段は、積分手段出力が所定平均値以上または以下にある時 間量を測定する第８指令手段を備える請求項１０記載のアナログーディジタル変 換器。
12. １２．前記第３指令手段は第１基準信号の積分手段入力への結合を制御して、積 分手段出力が固定期間の全時間の丁度半分以上にわたって所定平均値以上にある ようにする請求項１１記載のアナログーディジタル変換器。
13. １３．前記所定平均値は前記所定基準値に等ししい請求項１１記載のアナログー ディジタル変換器。
14. １４．出力信号を発生すると共に入力を備える積分手段と、入力信号を積分手段 入力に接続する手段と、更に積分手段入力に基準信号を周期的に印加して積分手 段出力信号が所定値以上またはそれ以下の間、基準信号が積分手段入力に印加さ れた全時間量を集積するために、費す時間量を制御すると共に、アナログ信号の ディジタル表示を演算する制御手段とを具備するアナログーディジタル変換器。
15. １５．前記制御手段は、所定数の固定期間の各々の間の制御自在な時間量にわた って基準信号を積分手段入力に結合する手段と、各々の結合に対する時間量を決 定する手段とを備える請求項１４記載のアナログーディジタル変換器。
16. １６．前記制御手段は、所定数の固定期間の後積分手段入力からの入力信号の結 合解除をもたらす手段と、第２基準信号を積分手段入力に結合して積分手段出力 信号を所定平均値に低減させる第２手段と、更に第２基準信号が印加される時間 量を測定する第２手段とを備える請求項１５記載のアナログーディジタル変換器 。
17. １７．前記演算手段は、前記第１及び第２基準信号が積分手段入力に結合される 時間量に応じてなる請求項１６記載のアナログーディジタル変換器。