JPS62622B2 - - Google Patents

Info

Publication number
JPS62622B2
JPS62622B2 JP53060766A JP6076678A JPS62622B2 JP S62622 B2 JPS62622 B2 JP S62622B2 JP 53060766 A JP53060766 A JP 53060766A JP 6076678 A JP6076678 A JP 6076678A JP S62622 B2 JPS62622 B2 JP S62622B2
Authority
JP
Japan
Prior art keywords
time division
information
multiplexer
division multiplex
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53060766A
Other languages
English (en)
Other versions
JPS54152406A (en
Inventor
Kazuo Matsuoka
Noriaki Fujimura
Tomohito Shibata
Noboru Yamamoto
Shigeru Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6076678A priority Critical patent/JPS54152406A/ja
Publication of JPS54152406A publication Critical patent/JPS54152406A/ja
Publication of JPS62622B2 publication Critical patent/JPS62622B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/50Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
    • H04L12/52Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
    • H04L12/525Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 本発明は、時分割多重ネツトワークにおける情
報転送制御方式、特に時分割多重マルチプレクサ
をもうけて時分割多重回線によつて連けいされる
時分割多重ネツトワーク・システムにおいて、送
信情報を時分割多重回線上の任意の空きタイム・
スロツトに割当てて送信するよう構成すると共
に、当該ネツトワーク・システムの構成に関する
情報を格納するノード・チヤネル・テーブルの内
容を参照して情報転送先を決定し、必要に応じて
迂回ルートを自由に設定できるようにした時分割
多重ネツトワークにおける情報転送制御方式に関
するものである。
従来から時分割多重ネツトワーク・システムに
おいて、時分割多重マルチプレクサをもうけ、複
数のマルチプレクサ相互間を時分割多重回線によ
つて連けいすることが行なわれている。このよう
な従来の時分割多重マルチプレクサにおいては、
当該マルチプレクサの処理能力が必らずしも十分
でないこともあつて、送信情報を時分割多重回線
上に送出するに当つて、例えば次のように処理し
ていた。即ち、例えば端末A,B,C,………か
らの送信要求は、時分割多重回線上の予め定めら
れたタイム・スロツトTA,TB,TC,………に
割当てられて送信されるようにされていた。この
ため、送信要求の個数は、時分割多重回線上のタ
イム・スロツトの個数によつて制限を受けること
になり、また回線断検出などの制御信号を伝送す
るために1つまたは複数個のタイム・スロツトを
予め割当てるようにすると、上記制御信号の伝送
頻度が小さいこともあつて、その分だけ伝送効率
が低下する。
このため、上記時分割多重マルチプレクサの処
理能力を向上せしめて、いわゆるインテリジエン
ト時分割多重マルチプレクサを用いることが考慮
された。この場合、処理能力が向上したこともあ
つて、例えば端末A,B,C,………からの送信
要求を、タイム・スロツト中の空き状態にある任
意のタイム・スロツトTα,Tβ,Tγ,………
に割当てて送信するようにし、仮に或るタイミン
グの下で空きタイム・スロツトが存在しない場
合、空き状態が生ずるまで待機させるようにされ
る。該方式の場合、送信要求の個数が上記タイ
ム・スロツトの個数に制限されることがない利点
をもつ。
このようなインテリジエント時分割多重マルチ
プレクサを用いたネツトワーク・システムの場
合、送信情報の送信先を指示することによつて、
任意の伝送ルートを経由させて伝送することが可
能となる。また必要に応じて、回線障害などの場
合に迂回ルートを設定したり、あるいはシステム
全体の正常性監視などが容易となる。
本発明は上記の点をきわめて簡単な構成によつ
て達成することを目的としており、本発明の時分
割多重ネツトワークにおける情報転送制御方式
は、ノード制御部と時分割多重回線に接続される
チヤネルと端末に接続されるポート・アダプタと
を有する時分割多重マルチプレクサをそなえ、該
時分割多重マルチプレクサが上記時分割多重回線
を介して他の時分割多重マルチプレクサを連けい
される時分割多重ネツトワーク・システムにおい
て、上記時分割多重マルチプレクサは、各送信要
求に応じた送信情報を上記時分割多重回線上のタ
イム・スロツト中の空き状態にあるタイム・スロ
ツトに割当てて送信するよう構成すると共に、少
なくとも当該時分割多重マルチプレクサに隣接す
る時分割多重マルチプレクサに属したポート・ア
ダプタに対して送信するに当つて当該時分割多重
マルチプレクサ内のどのチヤネルに転送するかを
指示するノード・チヤネル・テーブルをそなえ、
かつ上記送信要求の要求元は、該送信要求または
当該送信情報中に、送信先の時分割多重マルチプ
レクサのアドレス情報または該マルチプレクサと
ポート・アダプタとの両アドレス情報を指示する
よう構成され、上記送信要求を受信した時分割多
重マルチプレクサは上記ノード・チヤネル・テー
ブルの内容を参照して当該送信要求に対応した送
信情報を転送するようにしたことを特徴としてい
る。以下図面を参照しつつ説明する。
第1図は本発明が適用される時分割多重ネツト
ワーク・システムの一実施例構成、第2図A,B
は従来の時分割多重マルチプレクサによる回線割
当てと本発明に用いる時分割多重マルチプレクサ
による回線割当てとを説明する説明図、第3図は
本発明に用いる時分割多重マルチプレクサの一実
施例構成、第4図は第3図に示すチヤネルにおけ
る送信処理部の一実施例構成、第5図は同じくチ
ヤネルにおける受信処理部の一実施例構成、第6
図は本発明に用いる送信情報の構成を表わす一実
施例、第7図はノード・チヤネル・テーブルの一
実施例構成を示す。
第1図において、1は時分割多重ネツトワー
ク・システム、2−0,2−1,2−2,………
は夫々時分割多重マルチプレクサ(iTDM)、3
−0,3−1,3−2,………は夫々ノード制御
部、4ないし12は夫々チヤネル、13ないし1
6は夫々ポート・アダプタ、17ないし19は
夫々端末、20はネツトワーク・コントロール・
センタであつてネツトワークの状態を監視する端
末、21ないし26は夫々時分割多重回線、27
ないし30は夫々端末回線を表わしている。
各時分割多重マルチプレクサ(iTDM)2は
夫々ノード制御部(NC)3、チヤネル(CH)、
およびポート・アダプタ(PA)をもつている。
そして、チヤネル(CH)は時分割多重回線と接
続され、これによつて各時分割多重マルチプレク
サ(iTDM)2は互に連けいされる。またポー
ト・アダプタ(PA)は端末回線を介して端末
(IOなど)と接続される。
各ノード制御部(NC)には、第3図および第
7図を参照して説明する如く、ノード・チヤネ
ル・テーブルが用意され、時分割多重ネツトワー
ク・システム1の構成に関する情報が格納されて
いる。このため、例えば時分割多重マルチプレク
サ(iTDM)2−1において、端末18から送信
要求が発生した場合ノード制御部3−1は、該送
信の送り先が自己マルチプレクサ2−1内に属す
る端末に対するものか、或るいは他のマルチプレ
クサ例えば2−0内に属する端末に対するものか
などを、上記ノード・チヤネル・テーブルの内容
によつて判定する。そして例えばマルチプレクサ
2−0に属する端末17に対するものである場
合、チヤネル7および時分割多重回線21を介し
て、マルチプレクサ2−0に送信する。マルチプ
レクサ2−0においては、上記送信情報をチヤネ
ル6において受信する。そしてノード制御部3−
0の制御のもとでポート・アダプタ13および回
線27を介して端末17に伝送する。端末17か
ら端末18に送信する場合、上記の逆のルートを
通ることは言うまでもない。また、例えば回線2
1において図示×印の如く回線障害が発生した場
合、該障害情況は、各マルチプレクサにおけるノ
ード制御部3内の上記ノード・チヤネル・テーブ
ル内に記録され、端末18から端末17へ送信す
るに当つて、マルチプレクサ2−1は、チヤネル
8および回線23を介してマルチプレクサ2−2
に送信する。そしてマルチプレクサ2−2は、チ
ヤネル10および回線22を介してマルチプレク
サ2−0に送信し、マルチプレクサ2−0はポー
ト・アダプタ13を介して端末17に伝送するよ
うにされる。
第2図Aは従来の時分割多重マルチプレクサ
(TDM)による回線割当てを説明し、第2図Bは
本発明によるインテリジエント時分割多重マルチ
プレクサ(iTDM)による回線割当てを説明して
いる。なお図中の符号2−0,2−1,21は第
1図に対応し、2−1′や2−0′は夫々本発明の
インテリジエント時分割多重マルチプレクサ
(iTDM)2−1や2−0に対応する従来の時分
割多重マルチプレクサ、a,b,c,………や
a′,b′,c′,………は夫々送信情報を表わしてい
る。また説明を簡単にするため、時分割多重回線
21は4個のチヤネルCH0ないしCH3をもつもの
として表わされている。
従来の時分割多重マルチプレクサ(TDM)に
よる回線割当ての場合、第2図A図示の如く、端
末Aが端末Zに対して送信情報aを、端末Bが端
末Yに対して送信情報bを、端末Cが端末Xに対
して送信情報cを、端末Dが端末Wに対して送信
情報dを夫々送信するものとするとき次のように
行なわれる。即ち端末Aに対応して回線21上の
例えば1つのタイム・スロツトを利用したチヤネ
ルCH0が予め割当てられ、端末Bに対応して同じ
くチヤネルCH1が予め割当てられ、………、端末
Dに対応してチヤネルCH3が予め割当てられてい
る。そして、マルチプレクサ2−1′は端末Aか
らの情報aをチヤネルCH0に乗せるようにして回
線21を介してマルチプレクサ2−0′に送信す
る。マルチプレクサ2−0′は、チヤネルCH0
よつて伝送されてきた情報aを端末装置Aからの
情報として端末Zに伝送するようにする。
このため、図示の例で言えば端末A,B,C,
Dの個数は、回線21上のチヤネルの個数によつ
て制限を受けることになる。そして更に比較的発
生頻度の少ない制御信号のために、1つのチヤネ
ルを固定的に割当てた場合、発生頻度の少ない制
御信号のために1つのチヤネルが占有され、伝送
効率が更に低下する。
インテリジエント時分割多重マルチプレクサ
(iTDM)を用いる場合、第2図B図示の如く、
回線21上の空きチヤネル(タイム・スロツト)
を順次見出して送信情報を割当ててゆく。即ち、
端末Cから情報d′とe′とを順に端末Xに送信する
に当つて、回線21上のそのときの空きチヤネル
CH3を用いて情報e′を伝送し、空きチヤネルCH2
を用いて情報d′を伝送するようにされる。
第3図は本発明に用いる時分割多重マルチプレ
クサの一実施例構成を示している。図中の符号2
−1,3−1,7,8,14,15,21,2
3,28,29は夫々第1図に対応し、31は内
部データ・バス、32はマイクロ・プロセツサ、
33は制御メモリ、34はRAMによつて構成さ
れる主記憶装置、35はデータ・バス・インタフ
エース制御部、36はノード・チヤネル・テーブ
ルであつて第1図図示の時分割多重ネツトワー
ク・システムの構成に関する情報が格納されるも
のを表わしている。
例えばポート・アダプタ15を介して送られて
くる送信要求にもとづいて、ノード制御部3−1
は、制御メモリ33からのプログラムにしたがつ
てマイクロ・プロセツサ32によつて送信処理を
行なう。即ち、上記送信要求にしたがつて、第4
図を参照して詳述する如く、送信要求を例えばチ
ヤネル7内のセンド・アドレス・バツフア内に登
録する。そしてチヤネル7を経由してポート・ア
ダプタ15から送信情報を回線21上に送出す
る。また、例えば回線23を介してチヤネル8に
伝送されてきた受信情報にもとづいて、第5図を
参照して詳述する如く、ノード制御装置3−1は
割込みをかけられる。そしてノード制御装置3−
1は上述のノード・チヤネル・テーブル34の内
容を調べ、送信先が例えばポート・アダプタ14
に接続される端末であつた場合には、チヤネル8
から上記受信情報をポート・アダプタ14側に伝
送するよう制御する。なお第3図図示のデータ・
バス・インタフエース制御部35はデータ・バス
31の占有管理を行なうものと考えてよい。
第4図は、第3図に示すチヤネルにおける送信
処理部の一実施例構成を示している。
図中の符号7,31は第3図に対応している。
チヤネル(CH)7はセンド・アドレス・バツフ
ア部(SABUF)をそなえており、送信処理を次
の3通りの処理モードにしたがつて実行する。即
ち、(i)センド・アドレス・バツフア部に対して新
規送信要求を登録する登録処理モード、(ii)先に登
録されて既にタイム・スロツトが割当てられてい
る送信要求に対応して送信情報を伝送する伝送処
理モード、(iii)上記新規登録された送信要求に対応
して新しくタイム・スロツトを割当ててゆくタイ
ム・スロツト割当て処理モードとにしたがつて実
行する。
(A) 登録処理モード。
(1) 上記ノード制御部3−1は、上述の如く例
えば端末18からの送信要求を受付けると、
送信先を決定し、例えばチヤネル7を介して
マルチプレクサ2−0(第1図)を伝送すべ
きものである場合、第4図図示データ・バス
31を介してレジスタ38に、(a)端末18が
接続されている単一回線28の伝送スピード
情報、(b)ポート・アダプタ15(送信源に応
じてノード制御装置NCやチヤネルCHの場合
がある)のアドレス情報、(c)送信すべき送信
情報をもつている例えばポート・アダプタ1
5上のバツフアのアドレス情報(バツフア・
アドレス情報)にセツトする。
(2) チヤネル7は、これにもとづいてスター
ト・アドレス・テーブル39からセンド・ア
ドレス・バツフア(SABUF)40のスター
ト・アドレス情報を読出し、プラス1回路を
通してセンド・アドレス・バツフア
(SABUF)40にアドレス情報を与える。
即ちバツフア40の当該アドレス位置をアク
セスする。
(3) センド・アドレス・バツフア(SABUF)
40の各アドレスの内容中にビジイ・フラグ
が用意されており、送信要求に応じた登録が
なされていると当該アドレスの内容中のビジ
イ・フラグがオン状態にされている。上記バ
ツフア40の当該アドレスの内容中の上記ビ
ジイ・フラグがオンとなつていれば、アンド
回路42を介してプラス1回路41を歩進せ
しめて、センド・アドレス・バツフア
(SABUF)40上の次のアドレス位置をア
クセスする。
(4) 上記処理(3)によつて、ビジイ・フラグがオ
ン状態にない即ちオフ状態にあるアドレス位
置を捜してゆき、ビジイ・フラグがオフ状態
にあるアドレス位置が見出されると、当該ア
ドレス位置に上記レジスタ38の内容即ちア
ドレス情報とバツフア・アドレス情報とを書
込む。即ち登録する。そして当該アドレス位
置の上記ビジイ・フラグをオンにする。
(5) 同じように送信要求が新らたに生ずれば
次々と登録してゆく。
(B) 伝送処理モード。
(6) 第4図図示上方に示される分周回路44か
ら、フレーム・カウンタ45に対して常に回
線21に同期したクロツクが与えられてい
る。該フレーム・カウンタ16の内容は、デ
コーダ46に供給され、あわせてスロツト・
スピード・テーブル47を介してスタート・
アドレス・テーブル39にセツトされる。こ
れによつてプラス1回路41を介して、セン
ド・アドレス・バツフア(SABUF)40に
対して、フレーム・カウンタ45の内容に対
応したアドレス情報が供給される。
(7) センド・アドレス・バツフア(SABUF)
40の各アドレスの内容中にスタート・フラ
グが用意されており、後述するタイム・スロ
ツト割当て処理によつて既にタイム・スロツ
トが割当てられていると当該アドレスの内容
中の上記スタート・フラグがオン状態とされ
ている。上記処理(6)によるアクセスにおい
て、スタート・フラグがオン状態にあつた場
合、図示一致検出回路48によつて、当該ア
ドレスの内容中のスロツト・ナンバ情報とデ
コーダ46の内容とが比較される。そして、
デコーダ46の内容がスロツト・ナンバ情報
と一致したとき、一致検出回路48は一致出
力を発する(一致出力を発した場合の処理に
ついては更に後述する)。
(8) 上記スタート・フラグがオフ状態にあると
き、一致検出回路48は一致出力を発しな
い。これによつて、ノツト回路49、アンド
回路50をへて、プラス1回路41が歩進さ
れ、センド・アドレス・バツフア
(SABUF)40における次のアドレス位置
がアクセスされる。
(9) 上記処理(7)に述べた如く、一致検出回路4
8が一致出力を発した場合には、次のことを
意味している。即ち、センド・アドレス・バ
ツフア(SABUF)40上の当該アドレス位
置に格納されている送信要求に対応した送信
情報は、上記スロツト・ナンバ情報で指示さ
れる送信スロツトを用いて送信されるべきも
のである。そして、回線21上のフレーム・
カウンタ45の内容にもとづいて指示される
回線上のタイム・スロツトが、上記送信スロ
ツトと一致したことを意味する。このことか
ら、上記一致検出回路48が一致出力を発し
たとき、これによつて第4図図示下方に表わ
されるダイレクト・メモリ・アクセス
(DMA)制御部51を起動する。そして、ス
タート・フラグがオンされている当該アドレ
スに格納されているアドレス情報とバツフ
ア・アドレス情報とがレジスタ52にセツト
される。
(10) これによつて例えばポート・アダプタ15
と当該ポート・アダプタ15上に存在しかつ
送信情報が格納されているバツフアがアクセ
スされる。該バツフアから送信情報が読出さ
れ、フリツプ・フロツプ53にセツトされ、
アンド回路54を介して送信フリツプ・フロ
ツプ55がセツトされて、回線21上の所定
のタイム・スロツト上に乗せられて送出され
る。送信情報がすべて送出され終ると、当該
タイム・スロツトに対応したスタート・フラ
グはオフとされる。
(11) 上記処理を繰返してゆき、第4図図示中央
上方に表わされているエンド・アドレス・テ
ーブル56の内容で指示されるアドレス位置
にまでアクセスが進んだ場合、図示中央に表
わされている一致検出回路57が一致出力を
発する。これによつてフラグ・フリツプ・フ
ロツプ58がセツトされると、プラス1回路
41によつて、センド・アドレス・バツフア
(SABUF)40に対するアクセス・アドレ
ス情報をイニシヤル状態とし、次のタイム・
スロツト割当て処理モードに入つてゆく。
(C) タイム・スロツト割当て処理モード。
(12) タイム・スロツト割当て処理モードは、図
示フリツプ・フロツプ59を介して、セン
ド・アドレス・バツフアR/W制御部60が
起動される。そして、センド・アドレス・バ
ツフア(SABUF)40の各アドレス位置を
順次アクセスしてゆく。このタイム・スロツ
ト割当て処理モードは、ビジイ・フラグが新
らたにオンされたアドレス位置を見出し、該
アドレス位置にスロツト・ナンバ情報を書込
む即ち送信スロツトを割当てる処理に対応し
ている。
(13) このため、上記処理(4)によつてビジイ・
フラグがオンにされた送信要求を捜してゆ
く。ビジイ・フラグがオフ状態にあつた場
合、ノツト回路61、アンド回路62を介し
て、プラス1回路41が歩進されてゆく。
(14) ビジイ・フラグがオンであつた場合、ア
ンド回路63がオンし、アンド回路64を介
して当該アドレス位置にスロツト・ナンバ情
報を書込む。即ち、デコーダ46の内容をス
ロツト・ナンバ情報として書込み、当該送信
要求に対して送信タイム・スロツトを割当
て、スタート・フラグをオン状態にする。
(15) 一方、アンド回路63の出力によつて、
ノツト回路65、アンド回路54、フリツ
プ・フロツプ55を介して、回線21上の当
該タイム・スロツトに論理「0」を乗せ、当
該タイム・スロツトを用いた送信情報の開始
を通知する。
第5図は、第3図に示すチヤネルにおける
受信処理部の一実施例構成を示している。
図中の符号7,21,31は第3図に対応
している。チヤネル7は、受信データ・バツ
フア66およびRAMで構成された受信デー
タ・バツフア制御部67をそなえている。受
信処理は次のように実行される。即ち、 (16) 多重回路21から情報が受信されると、
フレーム・カウンタ68とデコーダ69とに
よつて、当該情報のスロツト・ナンバが判別
される。
(17) 該デコーダ69のデコード出力によつ
て、受信データ・バツフア制御部67の所定
アドレス位置がアクセスされる。当該アドレ
スの内容中にDビツトがもうけられており、
該Dビツトの内容と上記受信された情報によ
つてアンド回路70がオンまたはオフされ、
当該タイム・スロツトに乗つてきた受信情報
にビツト反転が生じたか否かをチエツクす
る。ビツト反転が生じた場合には以後当該タ
イム・スロツトを用いて情報が伝送されてく
ることを意味し、アンド回路70は当該アド
レスの内容中のBビツト(ビギン・フラグ)
をオンにすると共に、当該受信情報を受信デ
ータ・バツフア66上に書込む。あわせてア
ンド回路71プラス1回路72によつて、当
該アドレスの内容中のイン・カウンタの値を
プラス1して、受信データ・バツフア制御部
67に書込む。
(18) 情報を受信して受信データ・バツフア制
御部67がアクセスされたとき、上記Bビツ
トが既にオンされていた場合には、単に当該
受信情報を受信データ・バツフア66に書込
み、イン・カウンタの値をプラス1するだけ
でよい。
(19) 上述の如く、情報受信の都度上記イン・
カウンタの値をプラス1してゆくが、該値が
予め定めた値に達したとき、図示左中央に表
わされる割込スタート回路73が起動され、
割込制御回路74を介して上述のノード制御
部(NC)に割込みをかける。そしてあわせ
て、自己のチヤネル・アドレス情報を設定部
75から送信すると共に、スロツト・ナンバ
情報をデコーダ69から送信しかつ送信スピ
ード情報をデコーダ76から送信する。
(20) 受信データ・バツフア制御部67に示す
エンド・カウンタは、呼の終了を検出するた
めのものである。そして受信データの同一極
性のものが連続して現われるときその個数を
プラス1回路77でカウントし、エンド・カ
ウンタ上に記憶せしめておく。
(21) エンド・カウンタの値が予め定めた値に
達したとき、エンド検出回路78によつて、
エンドフラグがセツトされる。そして、それ
以後、ノツト回路79によりアンド回路71
をオフ状態にし、上記エンド・フラグがセツ
トされた以後の受信情報を無視する。
(22) 上記処理(19)によつて割込みがかけら
れると、ノード制御部(NC)は当該タイ
ム・スロツトの受信情報を受信データバツフ
ア66から読取るように働らく。
(23) そして、第6図を参照して後述する如
く、上記受信情報中に書込まれているノー
ド・アドレス情報をもつて、自己ノード制御
部内で受信するものか他ノード制御部に更に
転送するものかを判断する。自己内に受信す
るものである場合には、上記受信情報中に
次々に書込まれているポート・アドレス情報
をもつて、対応するポート・アドレス
(PA)に、上記処理(19)に述べたチヤネ
ル・アドレス情報などを転送する。他ノード
制御部に転送するものである場合、上述のノ
ード・チヤネル・テーブル36(第3図およ
び第7図)の内容を参照してどのチヤネルを
経由して当該他ノード制御部に転送すべきか
を判断し、上記処理(19)に述べたチヤネ
ル・アドレス情報などを転送する。
(24) 上記処理(19)に述べたチヤネル・アド
レス情報などを受取つたチヤネルやポート・
アダプタはデータ・バス31を介して受信デ
ータ・バツフア66の内容を読取りにくる。
このとき、図示左上方に表わされている
DMA制御部80が処理に関与するものと考
えてよい。
(25) 受信データ・バツフア66から、当該タ
イム・スロツトの情報を読取る毎に、受信デ
ータ・バツフア制御部67上で、当該タイ
ム・スロツトに対応したアドレス位置の内容
に関して、アウト・カウンタの値をプラス1
回路81を介してプラス1してゆく。
(26) 上記処理(24)、(25)によつて情報を読
取る毎に、一致検出回路82は、イン・カウ
ンタの値とアウト・カウンタの値とを比較す
る。両者の値が一致しかつエンド・フラグが
オンされていた場合、一致検出回路82は一
致出力を発する。この場合、受信データ・バ
ツフア66上の当該タイム・スロツトに対応
するすべての情報を読取つたことを意味して
おり、Bビツトをオフにする。
インテリジエント時分割多重マルチプレク
サ(iTDM)を用いて、回線を割当ててゆく
場合、上述の如く処理される。これによつ
て、伝送処理に当つて、例えば或る1つの端
末に接続される単一回線からの伝送情報は、
時分割多重回線上の空きタイム・スロツトに
よつて次々と伝送される。そして例え当該時
点で空きタイム・スロツトが存在しなくて
も、僅かな待ち状態を与えるだけで伝送され
ることになる。したがつて、時分割多重回線
上のタイム・スロツトの個数によつて、接続
可能な端末の個数に制限を受けることがな
い。
第6図は、送信情報の一実施例構成を表わ
す。本実施例の場合、図示するように送信情
報の先頭に、送信宛先であるノード制御部
(NC)のアドレス情報(時分割多重マルチプ
レクサのアドレス情報と考えてよい)と、同
じくその時分割多重マルチプレクサ内のどの
ポート・アダプタ宛かを指示するポート・ア
ダプタPAのアドレス情報とが与えられる。
そして、上記第(23)項に関連して説明した
如く、当該送信情報を読取つたノード制御部
(NC)は、当該送信情報がいずれを宛先とし
ているかを、ノード・チヤネル・テーブル3
6(第3図)によつてチエツクし、当該送信
情報を所定の装置に転送するよう制御する。
第7図はノード・チヤネル・テーブルの一
実施例構成を示す。ノード・チヤネル・テー
ブルには、例えば或るポート・アダプタPA
(i)がどの時分割多重マルチプレクサNC(j)に
属しているかを指示すべく、「ノード・アド
レス」と「ポート・アドレス」とが対として
用意され、かつ当該ポート・アダプタPA(i)
に対して送信情報を転送するに当つて当該ノ
ード・チヤネル・テーブルをもつているノー
ド制御部NC(k)が当該送信情報をどの装置に
転送すべきかを指示する「転送先アドレス」
をもつている。
上記第(23)項に対応して考慮すると、第
6図に示す如き情報を読取つたノード制御部
(NC)は、上記ノード・アドレス情報にもと
づいて、第7図図示のテーブル36を索引
し、「転送先アドレス」の内容にしたがつ
て、第6図図示の情報を転送す迂。この場
合、第7図図示の「転送先アドレス」の内容
を変更するだけで遜回ルートを介して情報転
送することが可能になる。例えば第1図に関
連して簡単に述べたように、時分割多重回線
21に障害が発生した場合、ノード制御部
(#1NC)3−1に存在するテーブル36に
おいて、第7図図示矢印Rで示す内容中の
「転送先アドレス」の内容“CH7・ADRS”
を“CH8・ADRS”に変更するだけで足り
る。このように変更された場合、ノード制御
部(#1NC)3−1は、情報をチヤネル8に
対して転送することになる。そして該情報は
時分割多重回線23を介して第1図図示のチ
ヤネル11に転送される。そして該チヤネル
11からノード制御部(#2NC)3−2が読
取り、自己のノード・チヤネル・テーブル3
6を参照してチヤネル10に転送する。これ
によつて時分割多重回路22を介して第1図
図示のチヤネル5、ノード制御部(#0NC)
3−0、ポート・アダプタ(PA)13に転
送されてゆく。即ち迂回ルートをへて転送さ
れる。
上記第6図および第7図を参照して説明し
た構成を採用することによつて、時分割多重
ネツトワーク・システム全体の管理がきわめ
て容易となる。以下この点について説明を続
ける。
即ち、第1図に示す如く、時分割多重ネツ
トワーク・システム中のいずれか1つの時分
割多重マルチプレクサ例えば2−1に、ネツ
トワーク・コントロール・センタ装置20を
設置する。該装置20はストアド・プログラ
ムのデータ処理装置であり、該装置20は定
期的に、各時分割多重マルチプレクサに対し
て正常確認情報を送伝し、該当マルチプレク
サからの応答を受取るようにする。この場
合、仮に回線21を介して時分割多重マルチ
プレクサ2−0に正常確認情報を送信し、正
常に応答を受取らなかつたとすると、センタ
装置20は、上記ノード・チヤネル・テーブ
ル36の内容を変更して、回線23,22を
介して同じマルチプレクサ2−0に正常確認
情報を送信する。このとき正しく応答を受取
つた場合、チヤネル7、回線21,チヤネル
6のルートに障害があるものとし、以後上述
の迂回ルートによる送受信を指定するように
する。また上記迂回ルートによる正常確認情
報送信時にも正しく応答を受取らなかつた場
合、センタ装置20はマルチプレクサ2−0
に対して自己診断コマンドを通知する。これ
によつて、マルチプレクサ2−0はその一部
が正常であれば自己診断を行なつてその結果
を報告する。センタ装置20はこの報告を受
信し、その結果によつてネツトワーク・シス
テムを再構成する。
上記ネツトワーク・コントロール・センタ
20は、上述の如く障害を監視するのみでな
く、随時各マルチプレクサと交信して各時分
割多重回線のトラヒツク量をチエツクするよ
うにする。これによつて、必要に応じて例え
ば回線21を経由して伝送される送受信を一
部迂回ルートによつて伝送せしめるようにす
る。即ち、第1図図示の回線21をへて伝送
するものの一部について、第7図図示のテー
ブル36における「転送先アドレス」の内容
を変更し、上述の迂回ルートを通るようにす
る。なお、上述の如く収集されたトラヒツク
量情報は、将来の回線増設などのためにフア
イルに格納されることは言うまでもない。
更に上記第6図および第7図を参照して説
明した構成を採用することによつて、例えば
いわゆるグループ・ポーリングが容易にな
る。
上述の如く、各マルチプレクサ2のノード
制御部(NC)3には、ノード・チヤネル・
テーブル36が用意されている。このことか
ら、例えば第1図図示のマルチプレクサ2−
1が複数のマルチプレクサ例えば2−0と2
−2とを指定した「ノード・アドレス」ある
いは複数のポート・アダプタを指定した「ポ
ート・アドレス」をもつ送信情報(ポーリン
グ)を送信すると、各マルチプレクサ2−
0,2−2においてはテーブル36の内容に
もとづき自己あてのポーリングであると知
り、対応する処理を行なう。また他のマルチ
プレクサに転送する必要があると判定した場
合に、他のマルチプレクサに対して転送を行
なう。
以上説明した如く、本発明によれば、情報転送
処理がきわめて容易となり、必要に応じて任意に
迂回ルートをとるようにすることが容易となる。
【図面の簡単な説明】
第1図は本発明が適用される時分割多重ネツト
ワーク・システムの一実施例構成、第2図A,B
は従来の時分割多重マルチプレクサによる回線割
当てと本発明に用いる時分割多重マルチプレクサ
による回線割当てとを説明する説明図、第3図は
本発明に用いる時分割多重マルチプレクサの一実
施例構成、第4図は第3図に示すチヤネルにおけ
る送信処理部の一実施例構成、第5図は同じくチ
ヤネルにおける受信処理部の一実施例構成、第6
図は本発明に用いる送信情報の構成を表わす一実
施例、第7図はノード・チヤネル・テーブルの一
実施例構成を示す。 図中、1は時分割多重ネツトワーク・システ
ム、2−1,2−1,2−2,………は夫々時分
割多重マルチプレクサ、3−0,3−1,3−
2,………は夫々ノード制御部、4ないし12は
夫々チヤネル、13ないし16は夫々ポート・ア
ダプタ、17ないし20は夫々端末、21ないし
26は夫々時分割多重回線、27ないし30は
夫々端末回線、36はノード・チヤネル・テーブ
ルを表わす。

Claims (1)

  1. 【特許請求の範囲】 1 ノード制御部と時分割多重回線に接続される
    チヤネルと端末に接続されるポート・アダプタと
    を有する時分割多重マルチプレクサをそなえ、該
    時分割多重マルチプレクサが上記時分割多重回線
    を介して他の時分割多重マルチプレクサと連けい
    される時分割多重ネツトワーク・システムにおい
    て、上記時分割多重マルチプレクサは、各送信要
    求に応じた送信情報と上記時分割多重回線上のタ
    イム・スロツト中の空き状態にあるタイム・スロ
    ツトに割当てて送信するよう構成すると共に、少
    なくとも当該時分割多重マルチプレクサに隣接す
    る時分割多重マルチプレクサに属したポート・ア
    ダプタに対して送信するに当つて当該時分割多重
    マルチプレクサ内のどのチヤネルに転送するかを
    指示するノード・チヤネル・テーブルをそなえ、
    かつ上記送信要求の要求元は、該送信要求または
    当該送信情報中に、送信先の時分割多重マルチプ
    レクサのアドレス情報または該マルチプレクサと
    ポート・アダプタとの両アドレス情報を指示する
    よう構成され、上記送信要求を受信した時分割多
    重マルチプレクサは上記ノード・チヤネル・テー
    ブルの内容を参照して当該送信要求に対応した送
    信情報を転送するようにしたことを特徴とする時
    分割多重ネツトワークにおける情報転送制御方
    式。 2 上記時分割多重マルチプレクサは、上記時分
    割多重回線の障害および/またはトラヒツク量に
    対応して、上記ノード・チヤネル・テーブルにお
    ける転送先チヤネル指示情報を書替えるようにし
    たことを特徴とする特許請求の範囲第1項記載の
    時分割多重ネツトワークにおける情報転送制御方
    式。 3 上記時分割多重マルチプレクサの少なくとも
    1つは自己のポート・アダプタに接続されたネツ
    トワーク・コントロール・センタ装置をそなえ、
    該ネツトワーク・コントロール・センタ装置は、
    上記時分割多重ネツトワークに連けいされている
    時分割多重マルチプレクサに対して正常確認情報
    を送信し、当該時分割多重マルチプレクサおよ
    び/または時分割多重回線の障害を監視するよう
    構成され、障害検出時に上記ノード・チヤネル・
    テーブルの内容変更を指示することを特徴とする
    特許請求の範囲第2項記載の時分割多重ネツトワ
    ークにおける情報転送制御方式。 4 上記ネツトワーク・コントロール・センタ装
    置は、上記時分割多重ネツトワークにおける時分
    割多重回線のトラヒツク量を監視し、該トラヒツ
    ク量に応じて上記ノード・チヤネル・テーブルの
    内容変更を指示することを特徴とする特許請求の
    範囲第3項記載の時分割多重ネツトワークにおけ
    る情報転送制御方式。 5 上記送信要求の要求元は、当該送信要求に対
    応した送信情報の送信先情報として、複数の時分
    割多重マルチプレクサのアドレス情報および/ま
    たは複数のポート・アダプタのアドレス情報を指
    示すると共に、上記各時分割多重マルチプレクサ
    は上記ノード・チヤネル・テーブルの内容を参照
    して、当該送信要求に対応した送信情報を転送す
    るようにしたことを特徴とする特許請求の範囲第
    1項ないし第4項のいずれか記載の時分割多重ネ
    ツトワークにおける情報転送制御方式。
JP6076678A 1978-05-22 1978-05-22 Information transfer control system of time-division multiple network Granted JPS54152406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6076678A JPS54152406A (en) 1978-05-22 1978-05-22 Information transfer control system of time-division multiple network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6076678A JPS54152406A (en) 1978-05-22 1978-05-22 Information transfer control system of time-division multiple network

Publications (2)

Publication Number Publication Date
JPS54152406A JPS54152406A (en) 1979-11-30
JPS62622B2 true JPS62622B2 (ja) 1987-01-08

Family

ID=13151720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6076678A Granted JPS54152406A (en) 1978-05-22 1978-05-22 Information transfer control system of time-division multiple network

Country Status (1)

Country Link
JP (1) JPS54152406A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59176951A (ja) * 1983-03-27 1984-10-06 Omron Tateisi Electronics Co 多重cpuシステムにおけるデ−タ送信方法
JPS60154751A (ja) * 1984-01-25 1985-08-14 Hitachi Ltd 多重集配信装置
JPS6139661A (ja) * 1984-07-30 1986-02-25 Nec Corp 回線編集装置
JPS6439150A (en) * 1987-08-04 1989-02-09 Fujitsu Ltd Detouring system
JPH01206740A (ja) * 1988-02-15 1989-08-18 Nec Corp 網管理方式
JPH01303833A (ja) * 1988-05-31 1989-12-07 Nec Corp 回線設定情報管理方式
JPH02100430A (ja) * 1988-10-06 1990-04-12 Nec Corp 遠隔ネットワーク管理方式
JPH0514305A (ja) * 1990-10-15 1993-01-22 Nec Corp 多重化装置及び多重化装置を用いたネツトワークシステム

Also Published As

Publication number Publication date
JPS54152406A (en) 1979-11-30

Similar Documents

Publication Publication Date Title
US4763320A (en) Method and arrangement for transmitting data, especially in an aircraft
EP0256526A2 (en) Packet-switched communications network for efficiently switching non-burst signals
US4809267A (en) Packet data communication system with ring type transmission line
EP0183080B1 (en) Loop transmission system with a variable station connection order
EP0653863B1 (en) Arbitration apparatus and method for controlling the access to a network
JPS62622B2 (ja)
JPS5810021B2 (ja) 時分割多重ネツトワ−ク・システム
JPH04287494A (ja) 時分割スイッチ及びかかるスイッチを構成する接続モジュール
US6654385B1 (en) Message division communication method and communication system
JP3638287B2 (ja) 供給源制御手段を具えたデータバスシステム
JPS5810022B2 (ja) 時分割多重回線割当て制御方式
JP2567063B2 (ja) ポーリング方法
EP0325080A1 (en) Protocol and apparatus for the selective scanning of a plurality of lines connected to a communication device
FI74575C (fi) Kopplingsanordning foer upptagning och vidareledning av med relativt hoeg hastighet upptraedande datasignaler i ett dataoeverfoeringsnaet.
JPH0730576A (ja) 伝送システム
JP3996304B2 (ja) 非同期データ通信方法,非同期データ通信装置,及び非同期データ通信システム
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
JP2000004246A (ja) 通信装置の監視制御方法
JP2940251B2 (ja) 通話路スイッチ切替えシステム
JPH07183864A (ja) タイムスロット割当制御方法及び装置
JPH07319823A (ja) プロセッサ間通信方式
EP0325077B1 (en) Scanner interface for the line adapters of a communication controller
GB2169113A (en) Interprocessor coupling system
JPH09181752A (ja) ポーリング式データ収集方式
JPS61163753A (ja) 複数ループを用いたデータ送受信方法