JPS6139661A - 回線編集装置 - Google Patents
回線編集装置Info
- Publication number
- JPS6139661A JPS6139661A JP15989184A JP15989184A JPS6139661A JP S6139661 A JPS6139661 A JP S6139661A JP 15989184 A JP15989184 A JP 15989184A JP 15989184 A JP15989184 A JP 15989184A JP S6139661 A JPS6139661 A JP S6139661A
- Authority
- JP
- Japan
- Prior art keywords
- data link
- time slot
- channel
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、情報速度、トラヒック特性等の異なるデータ
、音声、ＦＡＸ、画像等の所謂マルチメディアの各種信
号を高能率に多元多重化して、高速デジタル回線によっ
て伝送する時分割多重化方式における回線編集装置に関
する。
、音声、ＦＡＸ、画像等の所謂マルチメディアの各種信
号を高能率に多元多重化して、高速デジタル回線によっ
て伝送する時分割多重化方式における回線編集装置に関
する。
従来技術
データ、音声、ＦＡＸ、画像等の通信速度は種々雑多で
あり、将来その種類は増加の一途をたどるものと思われ
る。これらのマルチメディア情報を高能率に多元多重化
することは、従来の単純かつ固定的な布線論理による時
分割多重方式では実現が困難である。すなわち、従来の
多重方式は、同一種類の信号を多重化するか、または異
なる種類の信号を固定的に配分して多重化することは可
能であるが、各種情報源の変化等に柔軟に対応すること
は困難であるという欠点がある。
あり、将来その種類は増加の一途をたどるものと思われ
る。これらのマルチメディア情報を高能率に多元多重化
することは、従来の単純かつ固定的な布線論理による時
分割多重方式では実現が困難である。すなわち、従来の
多重方式は、同一種類の信号を多重化するか、または異
なる種類の信号を固定的に配分して多重化することは可
能であるが、各種情報源の変化等に柔軟に対応すること
は困難であるという欠点がある。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、時分割多
重方式において、各種信号源を高能率に多元多重化する
ことができる回線編集装置を提供することにある。
重方式において、各種信号源を高能率に多元多重化する
ことができる回線編集装置を提供することにある。
発明の構成
本発明の回線編集装置は、入力信号を蓄積し任意のタイ
ムスロットで後記多元多重化バス上に出力する複数のチ
ャネル盤と、上記複数のチャネル盤に接続された多元多
重化バスと、該多元多重化バス上の任意のタイムスロッ
トの信号をデータリンク上の任意のタイムスロットに出
力する複数のデータリンクインタフェース盤と、前記各
チャネル盤から上記多元多重化バス上に信号送出するタ
イムスロットおよび多元多重化バス上の信号を送出すべ
きデータリンクの番号とタイムスロット等の回線管理情
報を格納し、前記チャネル盤およびデータリンクインタ
フェース盤を制御する回線管理部とを備えて、前記複数
のチャネル盤にそれぞれ接続された任意速度の各種信号
源の信号をそれぞれ任意のデータリンクの任意のタイム
スロットに出力させることを特徴とする。
ムスロットで後記多元多重化バス上に出力する複数のチ
ャネル盤と、上記複数のチャネル盤に接続された多元多
重化バスと、該多元多重化バス上の任意のタイムスロッ
トの信号をデータリンク上の任意のタイムスロットに出
力する複数のデータリンクインタフェース盤と、前記各
チャネル盤から上記多元多重化バス上に信号送出するタ
イムスロットおよび多元多重化バス上の信号を送出すべ
きデータリンクの番号とタイムスロット等の回線管理情
報を格納し、前記チャネル盤およびデータリンクインタ
フェース盤を制御する回線管理部とを備えて、前記複数
のチャネル盤にそれぞれ接続された任意速度の各種信号
源の信号をそれぞれ任意のデータリンクの任意のタイム
スロットに出力させることを特徴とする。
発明の実施例
次に、未発明について、図面を参照して詳細に説明する
。
。
第１図は、本発明の一実施例を示すブロック図である。
すなわち、多元多重変換部４は、複数のチャネル盤１１
と、複数のデータリンクインタフェース盤１４とを多元
多重化バス１３で接続して構成される。
と、複数のデータリンクインタフェース盤１４とを多元
多重化バス１３で接続して構成される。
複数のチャネル盤１１には、それぞれチャネルポート２
から入力されたデータ端末６．電話機７ 、ＰＢＸ８
、画像符号化装置９．ＬＡＮｌ０等の各種信号源の端末
が接続されていて、各信号源のそれぞれ出力する各種信
号は、チャネル盤１１を介して任意のタイムスロットで
多元多重化バス１３上に送出されて多元多重化配列され
、多元多重化バス１３上の任意のタイムスロットの信号
は、回線管理部５で指定されたデータリンクインタフェ
ース盤１４を介して、指定されたデータリンクボート３
の指定されたタイムスロットに配列されて送出される。
から入力されたデータ端末６．電話機７ 、ＰＢＸ８
、画像符号化装置９．ＬＡＮｌ０等の各種信号源の端末
が接続されていて、各信号源のそれぞれ出力する各種信
号は、チャネル盤１１を介して任意のタイムスロットで
多元多重化バス１３上に送出されて多元多重化配列され
、多元多重化バス１３上の任意のタイムスロットの信号
は、回線管理部５で指定されたデータリンクインタフェ
ース盤１４を介して、指定されたデータリンクボート３
の指定されたタイムスロットに配列されて送出される。
回線管理部５は、あらかじ、め設定された管理情報によ
って、チャネル盤１１と多元多重化バス１３を接続する
タイムスロットの制御および多元多重化バス１３上の信
号を送出するデータリンクおよびそのタイムスロットの
制御等を行なう。なお、図中１〜ｉはチャネルボート番
号を示し、１−ｊはデータリンクポート番号を示す。受
信側についても同様であるので、その記載は省略する。
って、チャネル盤１１と多元多重化バス１３を接続する
タイムスロットの制御および多元多重化バス１３上の信
号を送出するデータリンクおよびそのタイムスロットの
制御等を行なう。なお、図中１〜ｉはチャネルボート番
号を示し、１−ｊはデータリンクポート番号を示す。受
信側についても同様であるので、その記載は省略する。
第２図（Ａ）は、１回線収容のチャネル盤１１−１の構
成の一例を示す。これは、信号源とインタフェースする
インタフェース部１５と、インタフェース部１５の出力
信号をｍビット単位で蓄積し速度変換機能１位相シック
機能およびゲート機能を有するｍビットのバッファメモ
リ１６および多元多重化バス１３からｍビット単位で入
力される信号をインタフェース部１５に出力するための
同様なバッファメモリ１８′とを内蔵する多元多重化バ
ッファ１２−１とから構成される。バッファメモリ１６
は、信号源からｋ ｂ／ｓまたはその整数倍の通信速度
で入力される信号をｍビット単位で格納し、回線管理部
５から供給される送信制御信号Ｉ９によってゲートを開
いて、ｋ Ｌ ｂ／ｓの速度で多元多重化バス１３上に
データを送出する。多元多重化バス１３上には第４図に
示すようなｍビット単位のデータＬ個分が配列されたフ
レーム信号２４が形成される。バッファメモリ１６′は
、回線管理部５から供給される受信制御信号２０によっ
て多元多重化バス１３上からｍビット単位でデータを格
納し、所定の伝送速度でインタフェース部１５を介して
端末に送出する。
成の一例を示す。これは、信号源とインタフェースする
インタフェース部１５と、インタフェース部１５の出力
信号をｍビット単位で蓄積し速度変換機能１位相シック
機能およびゲート機能を有するｍビットのバッファメモ
リ１６および多元多重化バス１３からｍビット単位で入
力される信号をインタフェース部１５に出力するための
同様なバッファメモリ１８′とを内蔵する多元多重化バ
ッファ１２−１とから構成される。バッファメモリ１６
は、信号源からｋ ｂ／ｓまたはその整数倍の通信速度
で入力される信号をｍビット単位で格納し、回線管理部
５から供給される送信制御信号Ｉ９によってゲートを開
いて、ｋ Ｌ ｂ／ｓの速度で多元多重化バス１３上に
データを送出する。多元多重化バス１３上には第４図に
示すようなｍビット単位のデータＬ個分が配列されたフ
レーム信号２４が形成される。バッファメモリ１６′は
、回線管理部５から供給される受信制御信号２０によっ
て多元多重化バス１３上からｍビット単位でデータを格
納し、所定の伝送速度でインタフェース部１５を介して
端末に送出する。
同図（Ｂ）は、１つのチャネルポートにｎ回線が時分割
的に接続されたｎ回線収容のチャネル盤ｌｌ−２の構成
例を示す。この場合は、バッファメモリ１７および１７
′をｍＸｎビット構成のメモリとし、ｎ回線分の信号を
ｍビット単位で格納し、回線管理部５から供給される送
信制御信号１９および２１によって、任意の回線の信号
を任意のタイムスロットで出力することができるように
している。
的に接続されたｎ回線収容のチャネル盤ｌｌ−２の構成
例を示す。この場合は、バッファメモリ１７および１７
′をｍＸｎビット構成のメモリとし、ｎ回線分の信号を
ｍビット単位で格納し、回線管理部５から供給される送
信制御信号１９および２１によって、任意の回線の信号
を任意のタイムスロットで出力することができるように
している。
従って、ｎ回線の送出タイムスロットを任意に入れ換え
ることが可能である。バッファメモリ１７′は、多元多
重化バス１３上の信号を回線管理部５から供給される受
信制御信号２０および２２によってバッファメモリ１７
′に格納し、インタフェース部１５を介して所定の伝送
速度で端末へ送出する。
ることが可能である。バッファメモリ１７′は、多元多
重化バス１３上の信号を回線管理部５から供給される受
信制御信号２０および２２によってバッファメモリ１７
′に格納し、インタフェース部１５を介して所定の伝送
速度で端末へ送出する。
第３図は、データリンクインタフェース盤１４の構成を
示す。すなわち、ペアケーブル、光ケーブル、無線回線
等の各種高速デジタル伝送路で伝送されるデータ速度お
よび符号形式等に整合するためのデータリンクインタフ
ェース部２５と、入出力データの蓄積を行なうバッファ
メモリ１８．１８’とを内蔵する。バッファメモリ１８
は、回線管理部５から供給されるデータリンク送信制御
信号２８．２７によって指定された番地に多元多重化バ
ス１３上の各タイムスロットの信号を順次蓄積し、蓄積
した信号はデータリンクインタフェース部２５を介して
データリンクポート３から伝送路に送出する。バッファ
メモリ１８’は、伝送路からデータリンクポート３およ
びデータリンクインタフェース部２５を介して入力され
た信号を蓄積し、回線管理部５から供給されるデータリ
ンク受信制御信号２８ 、２９によって指定された番地
の蓄積データをバス１３上に送出する。
示す。すなわち、ペアケーブル、光ケーブル、無線回線
等の各種高速デジタル伝送路で伝送されるデータ速度お
よび符号形式等に整合するためのデータリンクインタフ
ェース部２５と、入出力データの蓄積を行なうバッファ
メモリ１８．１８’とを内蔵する。バッファメモリ１８
は、回線管理部５から供給されるデータリンク送信制御
信号２８．２７によって指定された番地に多元多重化バ
ス１３上の各タイムスロットの信号を順次蓄積し、蓄積
した信号はデータリンクインタフェース部２５を介して
データリンクポート３から伝送路に送出する。バッファ
メモリ１８’は、伝送路からデータリンクポート３およ
びデータリンクインタフェース部２５を介して入力され
た信号を蓄積し、回線管理部５から供給されるデータリ
ンク受信制御信号２８ 、２９によって指定された番地
の蓄積データをバス１３上に送出する。
第４図は、多元多重変換部４のチャネルポートＮＯ１”
ＮＯｉから入力ｘれた信号Ａ 、Ｂ−１，Ｂ−２゜Ｃ−
１〜Ｃ−４と、多元多重化バス１３上のフレーム信号２
４と、データリンクポートＮＯ１，ＮＯｊがら出力され
る多元多重化信号の配列関係の一例を示す図である。す
なわち、チャネルポートＮ０１からある通信速度にで入
力された信号Ａ（ｍビット）は、多元多重化バス１３上
のフレーム信号２４のタイムスロット１（フレーム１）
に出力され、入力ポートＮＯ３から入力された通信速度
２にの信号Ｂ−１゜Ｂ−２（各ｍビット）は、それぞれ
フレーム信号２４のタイムスロット２および３に出力さ
れ、入カポ−）ＮＯｉから入力された通信速度４にの信
号Ｃ−１，Ｃ−２，Ｃ−３，Ｃ−４は、それぞれフレー
ム信号２４のタイムスロット５，４，６．７に出力され
る。すなわち、信号Ｃ−１とＣ−２とがフレーム信号２
４上ではタイムスロットの順番が入れ代っている。なお
、フレーム信号２４のタイムスロット８および９のＸ印
は、データリンクポー）ＮＯＩからデータリンクポート
ｊに折返えし接続されるチャネルの信号、およびデータ
リンクポー） ＮＯｊから送出されてデータリンクポー
トＮＯＩに折返えされる信号を示す。
ＮＯｉから入力ｘれた信号Ａ 、Ｂ−１，Ｂ−２゜Ｃ−
１〜Ｃ−４と、多元多重化バス１３上のフレーム信号２
４と、データリンクポートＮＯ１，ＮＯｊがら出力され
る多元多重化信号の配列関係の一例を示す図である。す
なわち、チャネルポートＮ０１からある通信速度にで入
力された信号Ａ（ｍビット）は、多元多重化バス１３上
のフレーム信号２４のタイムスロット１（フレーム１）
に出力され、入力ポートＮＯ３から入力された通信速度
２にの信号Ｂ−１゜Ｂ−２（各ｍビット）は、それぞれ
フレーム信号２４のタイムスロット２および３に出力さ
れ、入カポ−）ＮＯｉから入力された通信速度４にの信
号Ｃ−１，Ｃ−２，Ｃ−３，Ｃ−４は、それぞれフレー
ム信号２４のタイムスロット５，４，６．７に出力され
る。すなわち、信号Ｃ−１とＣ−２とがフレーム信号２
４上ではタイムスロットの順番が入れ代っている。なお
、フレーム信号２４のタイムスロット８および９のＸ印
は、データリンクポー）ＮＯＩからデータリンクポート
ｊに折返えし接続されるチャネルの信号、およびデータ
リンクポー） ＮＯｊから送出されてデータリンクポー
トＮＯＩに折返えされる信号を示す。
データリンクポー１０１からは、タイムスロット１〜４
にそれぞれ信号Ｂ−２）Ｃ−２）Ｂ−１および×の順で
送出され、データリンクポートＮｏ ｊからは、タイム
スロット１〜５にそれぞれ信号Ａ。
にそれぞれ信号Ｂ−２）Ｃ−２）Ｂ−１および×の順で
送出され、データリンクポートＮｏ ｊからは、タイム
スロット１〜５にそれぞれ信号Ａ。
Ｃ−４，Ｃ−３，Ｃ−１，Ｘの順で送出される。なお、
同図では、受信側についての記載は省略している。
同図では、受信側についての記載は省略している。
上述のように各種信号を多元多重化配列するために、回
線管理部５は、第５図および第６図に示すような管理情
報を格納したメモリを有する。
線管理部５は、第５図および第６図に示すような管理情
報を格納したメモリを有する。
第５図のフレームＮｏの列のｌ−Ｌは、フレーム信号２
４のタイムスロットｌ−Ｌに対応し、管理情報ＳＡの列
には、それぞれのタイムスロットで接続すべきチャネル
ポートの番号を、管理情報ＳＲの列には、それぞれのタ
イムスロットで接続すべき回線の番号（同一ポートに入
力される回線の番号。
４のタイムスロットｌ−Ｌに対応し、管理情報ＳＡの列
には、それぞれのタイムスロットで接続すべきチャネル
ポートの番号を、管理情報ＳＲの列には、それぞれのタ
イムスロットで接続すべき回線の番号（同一ポートに入
力される回線の番号。
例えば、Ｃ−２，Ｃ−１，Ｃ−３，Ｃ−４を示すための
２ 、１ 、３ 、４）が登録されている。なお、図中
末印は、無登録状態を示し、タイムスロットの入れ換え
を行なわないことを示す。同図は、フレーム信号２４の
タイムスロットｌにチャネルポートＮＯＩの信号Ａをタ
イムスロットの入れ換えなしで出力させ、タイムスロッ
ト２．３にはチャネルポートＮＯ３の入力信号Ｂ−１，
Ｂ−２をタイムスロットの入れ換えなしで出力させ、タ
イムスロット４にはチャネルポー）ＮＯｉから入力され
た信号Ｃ−２を出力させ、タイムスロット５にはチャネ
ルポートＮＯｉの信号Ｃ−１を出力させ、タイムスロッ
ト６にはチャネルポー） ＮＯｉの信号Ｃ−３を、タイ
ムスロット７にはチャネルポー） ＮＯｉの信号Ｃ−４
を出力させることを示す。なお、受信側に対する同様な
管理情報は、図中ＲＡ 、 ＲＢの列に登録されている
。
２ 、１ 、３ 、４）が登録されている。なお、図中
末印は、無登録状態を示し、タイムスロットの入れ換え
を行なわないことを示す。同図は、フレーム信号２４の
タイムスロットｌにチャネルポートＮＯＩの信号Ａをタ
イムスロットの入れ換えなしで出力させ、タイムスロッ
ト２．３にはチャネルポートＮＯ３の入力信号Ｂ−１，
Ｂ−２をタイムスロットの入れ換えなしで出力させ、タ
イムスロット４にはチャネルポー）ＮＯｉから入力され
た信号Ｃ−２を出力させ、タイムスロット５にはチャネ
ルポートＮＯｉの信号Ｃ−１を出力させ、タイムスロッ
ト６にはチャネルポー） ＮＯｉの信号Ｃ−３を、タイ
ムスロット７にはチャネルポー） ＮＯｉの信号Ｃ−４
を出力させることを示す。なお、受信側に対する同様な
管理情報は、図中ＲＡ 、 ＲＢの列に登録されている
。
第６図のフレームＮＯは、フレーム信号２４のタイムス
ロット番号（フレーム番号）を示し、Ｈ３Ａの列には、
フレーム信号２４の各タイムスロットの信号を送出すべ
きデータリンクポートの番号を、Ｈ３Ｈの列にはデータ
リンク」二に送出する送出タイムスロットの番号を登録
しておく。同図では、フレーム信号２４のフレーム１（
信号Ａ）をデータリンクポートＮＯｊのタイムスロット
１に送出し、フレーム２（信号Ｂ−１）をデータリンク
ポートＮＯＩのタイムスロット３に送出し、フレーム３
（信号Ｂ−２）をデータリンクポートＮｏｔのタイムス
ロット１に出力し、フレーム４（信号Ｃ−２）をデータ
リンクポートＮｏｔのタイムスロット２に出力させ、フ
レーム５（信号Ｃ−１）をデータリンクポー） Ｎｏ
ｊのタイムスロット４に出力させ、フレーム６（信号Ｃ
−３）をデータリンクポートＮＯｊのタイムスロット３
に出力させ、フレーム７はポートＮＯｊのタイムスロッ
ト２に、フレーム８はポートＮｏｔのタイムスロット４
に、フレーム９はポートＮＯｊのタイムスロット５に出
力させることを意味する。
ロット番号（フレーム番号）を示し、Ｈ３Ａの列には、
フレーム信号２４の各タイムスロットの信号を送出すべ
きデータリンクポートの番号を、Ｈ３Ｈの列にはデータ
リンク」二に送出する送出タイムスロットの番号を登録
しておく。同図では、フレーム信号２４のフレーム１（
信号Ａ）をデータリンクポートＮＯｊのタイムスロット
１に送出し、フレーム２（信号Ｂ−１）をデータリンク
ポートＮＯＩのタイムスロット３に送出し、フレーム３
（信号Ｂ−２）をデータリンクポートＮｏｔのタイムス
ロット１に出力し、フレーム４（信号Ｃ−２）をデータ
リンクポートＮｏｔのタイムスロット２に出力させ、フ
レーム５（信号Ｃ−１）をデータリンクポー） Ｎｏ
ｊのタイムスロット４に出力させ、フレーム６（信号Ｃ
−３）をデータリンクポートＮＯｊのタイムスロット３
に出力させ、フレーム７はポートＮＯｊのタイムスロッ
ト２に、フレーム８はポートＮｏｔのタイムスロット４
に、フレーム９はポートＮＯｊのタイムスロット５に出
力させることを意味する。
図中ＨＲＡおよびＨＲＢの列は、受信側に対する同様な
管理情報を示す。なお、Ｈ５ＡおよびＩ（ＳＲの列では
、フレーム８をポートＮｏｔのタイムスロットルに送出
させ、フレーム９をポー） ＮＯｊのタイムスロット５
に送出させるようにし、ＨＲＡおよびＨＲＢの列では受
信側において、ポートＮＯｊのタイムスロット５の入力
ヲフレーム信号２４のフレーム８に出力し、ポートＮ０
１のタイムスロット４の大力をフレーム９に出力するよ
うにしている。上下回線のタイムスロットを入れ換える
ことにより、データリンクポー）ＮｏｔとＮ０４間をバ
イパス接続することができる。
管理情報を示す。なお、Ｈ５ＡおよびＩ（ＳＲの列では
、フレーム８をポートＮｏｔのタイムスロットルに送出
させ、フレーム９をポー） ＮＯｊのタイムスロット５
に送出させるようにし、ＨＲＡおよびＨＲＢの列では受
信側において、ポートＮＯｊのタイムスロット５の入力
ヲフレーム信号２４のフレーム８に出力し、ポートＮ０
１のタイムスロット４の大力をフレーム９に出力するよ
うにしている。上下回線のタイムスロットを入れ換える
ことにより、データリンクポー）ＮｏｔとＮ０４間をバ
イパス接続することができる。
第７図は、回線管ＦＪ！部５の構成を示すブロック図で
ある。すなわち、それぞれ管理情報ＳＡ 、 ＲＡ 。
ある。すなわち、それぞれ管理情報ＳＡ 、 ＲＡ 。
ＳＢ 、 ＲＢを登録するための４つのチャネル盤管理
メモリ３１と、管理情報）１３Ａ 、 ）ＩＲＡ 、
Ｈ３Ｂ 、 ＨＲＢを登録するための４つのデータリン
クインタフェース盤管理メモリ３２と、これらから制御
信号を出力させるタイミングを供給するタイムスロット
カウンタ３０と、チャネル盤管理メモリ３！およびデー
タリンクインタフェース盤管理メモリ３２にあらかじめ
管理情報を設定登録するための回線設定部３３とから構
成される。タイムスロットカウンタ３０のタイミングで
、チャネル盤管理メモリ３１およびデータリンクインタ
フェース盤管理メモリ３２から順次出力される管理情報
を制御信号として、前記バッファメモリ１６ 、１７お
よび１８に供給すれば、第４図に示した配列により各種
信号を多元多重化配列して出力することができる。
メモリ３１と、管理情報）１３Ａ 、 ）ＩＲＡ 、
Ｈ３Ｂ 、 ＨＲＢを登録するための４つのデータリン
クインタフェース盤管理メモリ３２と、これらから制御
信号を出力させるタイミングを供給するタイムスロット
カウンタ３０と、チャネル盤管理メモリ３！およびデー
タリンクインタフェース盤管理メモリ３２にあらかじめ
管理情報を設定登録するための回線設定部３３とから構
成される。タイムスロットカウンタ３０のタイミングで
、チャネル盤管理メモリ３１およびデータリンクインタ
フェース盤管理メモリ３２から順次出力される管理情報
を制御信号として、前記バッファメモリ１６ 、１７お
よび１８に供給すれば、第４図に示した配列により各種
信号を多元多重化配列して出力することができる。
すなわち、未実施例は、回線管理部５にあらかじめ回線
管理情報を蓄積しておくことにより、時分割制御スイッ
チを構成し、任意速度の任意の回線の信号を多元多重化
バス１３上の任意のタイムスロットに対応させて収容す
ることが可能であり、また多元多重化バス１３上の任意
のタイムスロットの信号を任意のデータリンクポートの
任意のタイムスロットに出力することが可能である。ま
た、上下回線の管理情報を独立に設定することも可能で
あり、データリンクポートまたはチャネルポート間で任
意の回線を相互接続することも可能である。なお１本実
施例は、回線設定の自由度が大きく、接続回線の種類等
の変動に対して柔軟に対処することが可能であり、また
、時分割スイッチであるので小形化に有利である。
管理情報を蓄積しておくことにより、時分割制御スイッ
チを構成し、任意速度の任意の回線の信号を多元多重化
バス１３上の任意のタイムスロットに対応させて収容す
ることが可能であり、また多元多重化バス１３上の任意
のタイムスロットの信号を任意のデータリンクポートの
任意のタイムスロットに出力することが可能である。ま
た、上下回線の管理情報を独立に設定することも可能で
あり、データリンクポートまたはチャネルポート間で任
意の回線を相互接続することも可能である。なお１本実
施例は、回線設定の自由度が大きく、接続回線の種類等
の変動に対して柔軟に対処することが可能であり、また
、時分割スイッチであるので小形化に有利である。
発明の効果
以上のように、本発明においては、チャネル盤とデータ
リンクインタフェース盤と回線管理部とを備えて、上記
回線管理部にあらかじめ回線管理情報を蓄積しておくこ
とにより、チャネル盤およびデータリンクインタフェー
ス盤等で時分割制御スイッチを構成し、任意速度の任意
の回線の信号を多元多重化バス上の任意のタイムスロッ
トに対応させて収容し、さらに多元多重化バス上の任意
のタイムスロットの信号を任意のデータリンクポートの
任意のタイムスロットに出力するように構成したから、
容易に各種信号を編集して多元多重化することができる
という効果がある。また、」二下回線の管理情報を独立
に設定することも可能であり、データリンクポートまた
はチャネルポート間で任意の回線を相互接続することも
可能である。また、回線設定の自由度が大きく、接続回
線の種類等の変動に対して柔軟に対処することが可能で
ある。
リンクインタフェース盤と回線管理部とを備えて、上記
回線管理部にあらかじめ回線管理情報を蓄積しておくこ
とにより、チャネル盤およびデータリンクインタフェー
ス盤等で時分割制御スイッチを構成し、任意速度の任意
の回線の信号を多元多重化バス上の任意のタイムスロッ
トに対応させて収容し、さらに多元多重化バス上の任意
のタイムスロットの信号を任意のデータリンクポートの
任意のタイムスロットに出力するように構成したから、
容易に各種信号を編集して多元多重化することができる
という効果がある。また、」二下回線の管理情報を独立
に設定することも可能であり、データリンクポートまた
はチャネルポート間で任意の回線を相互接続することも
可能である。また、回線設定の自由度が大きく、接続回
線の種類等の変動に対して柔軟に対処することが可能で
ある。
第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例のチャネル盤を示すブロック図、第３図は」
−記実施例のデータリンクインタフェース盤を示すブロ
ック図、第４図は上記実施例の各部信号の配列の一例を
示す図、第５図は上記実施例の回線管理部に格納された
チャネル盤管理情報の一例を示す図、第６図は、上記実
施例の回線管理部に格納されたデータリンクインターフ
ェース盤管理情報の一例を示す図、第７図は上記実施例
の回線管理部の構成を示すブロック図である。 図において、２：チャネルポート、３：データリンクポ
ート、４：多元多重変換部、５：回線管理部、６：デー
タ端末、７：電話機、８ ： ＰＢＸ、９：画像符号化
装置、１０：ＬＡＮ、１１：チャネル盤、１２：多元多
重化バッファ、１３：多元多重化バス、１４：データリ
ンクインタフェース盤、１５：インタフェース部、ｌｆ
ｉ、 ｌ［ｌ’ 、１７．１７’ １８．１８ ′：バ
ツファメモリ、１９．２１：送信制御信号、２０，２２
：受信制御信号、２４：フレーム信号、２５：データリ
ンクインタフェース部、２６．２”／：データリンク送
信制御信号、２８，２９：データリンク受信制御信号、
３０：タイムスロットカウンタ、３１：チャネル盤管理
メモリ、３２：データリンクインタフェース盤管理メモ
リ、３３：回線設定部。
上記実施例のチャネル盤を示すブロック図、第３図は」
−記実施例のデータリンクインタフェース盤を示すブロ
ック図、第４図は上記実施例の各部信号の配列の一例を
示す図、第５図は上記実施例の回線管理部に格納された
チャネル盤管理情報の一例を示す図、第６図は、上記実
施例の回線管理部に格納されたデータリンクインターフ
ェース盤管理情報の一例を示す図、第７図は上記実施例
の回線管理部の構成を示すブロック図である。 図において、２：チャネルポート、３：データリンクポ
ート、４：多元多重変換部、５：回線管理部、６：デー
タ端末、７：電話機、８ ： ＰＢＸ、９：画像符号化
装置、１０：ＬＡＮ、１１：チャネル盤、１２：多元多
重化バッファ、１３：多元多重化バス、１４：データリ
ンクインタフェース盤、１５：インタフェース部、ｌｆ
ｉ、 ｌ［ｌ’ 、１７．１７’ １８．１８ ′：バ
ツファメモリ、１９．２１：送信制御信号、２０，２２
：受信制御信号、２４：フレーム信号、２５：データリ
ンクインタフェース部、２６．２”／：データリンク送
信制御信号、２８，２９：データリンク受信制御信号、
３０：タイムスロットカウンタ、３１：チャネル盤管理
メモリ、３２：データリンクインタフェース盤管理メモ
リ、３３：回線設定部。
Claims (2)
- （１）入力信号を蓄積し任意のタイムスロットで後記多
元多重化バス上に出力する複数のチャネル盤と、上記複
数のチャネル盤に接続された多元多重化バスと、該多元
多重化バス上の任意のタイムスロットの信号をデータリ
ンク上の任意のタイムスロットに出力する複数のデータ
リンクインタフェース盤と、前記各チャネル盤から上記
多元多重化バス上に信号送出するタイムスロットおよび
多元多重化バス上の信号を送出すべきデータリンクの番
号とタイムスロット等の回線管理情報を格納し、前記チ
ャネル盤およびデータリンクインタフェース盤を制御す
る回線管理部とを備えて、前記複数のチャネル盤にそれ
ぞれ接続された任意速度の各種信号源の信号をそれぞれ
任意のデータリンクの任意のタイムスロットに出力させ
ることを特徴とする回線編集装置。 - （２）特許請求の範囲第１項記載の回線編集装置におい
て、前記チャネル盤の少なくとも一部は、タイムスロッ
ト入れ替機能を備えたことを特徴とするもの。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15989184A JPS6139661A (ja) | 1984-07-30 | 1984-07-30 | 回線編集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15989184A JPS6139661A (ja) | 1984-07-30 | 1984-07-30 | 回線編集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139661A true JPS6139661A (ja) | 1986-02-25 |
Family
ID=15703432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15989184A Pending JPS6139661A (ja) | 1984-07-30 | 1984-07-30 | 回線編集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346095A (ja) * | 1986-08-13 | 1988-02-26 | Hitachi Ltd | 宅内設置形広帯域通信装置 |
| FR2733868A1 (fr) * | 1995-05-03 | 1996-11-08 | Alsacienne Et Lorraine De Tele | Dispositif modulaire adaptable d'interconnexion ou de mise en communication de differents appareils ou reseaux locaux informatiques et/ou de communication et un procede mettant en oeuvre ce dispositif |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152406A (en) * | 1978-05-22 | 1979-11-30 | Fujitsu Ltd | Information transfer control system of time-division multiple network |
| JPS5619260A (en) * | 1979-07-25 | 1981-02-23 | Nippon Telegr & Teleph Corp <Ntt> | Digital variable multiplex converter |
| JPS5943655A (ja) * | 1982-09-03 | 1984-03-10 | Nec Corp | 回線編集方式 |
-
1984
- 1984-07-30 JP JP15989184A patent/JPS6139661A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152406A (en) * | 1978-05-22 | 1979-11-30 | Fujitsu Ltd | Information transfer control system of time-division multiple network |
| JPS5619260A (en) * | 1979-07-25 | 1981-02-23 | Nippon Telegr & Teleph Corp <Ntt> | Digital variable multiplex converter |
| JPS5943655A (ja) * | 1982-09-03 | 1984-03-10 | Nec Corp | 回線編集方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6346095A (ja) * | 1986-08-13 | 1988-02-26 | Hitachi Ltd | 宅内設置形広帯域通信装置 |
| JPH07123320B2 (ja) * | 1986-08-13 | 1995-12-25 | 株式会社日立製作所 | 宅内設置形広帯域通信装置 |
| FR2733868A1 (fr) * | 1995-05-03 | 1996-11-08 | Alsacienne Et Lorraine De Tele | Dispositif modulaire adaptable d'interconnexion ou de mise en communication de differents appareils ou reseaux locaux informatiques et/ou de communication et un procede mettant en oeuvre ce dispositif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569043A (en) | Arrangement for interfacing the space stage to the time stages of a T-S-T digital switching system | |
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| KR960007583B1 (ko) | 디지탈 스위칭 회로망 및 스위칭 모듈 | |
| US4577308A (en) | Multiplexed interconnection of packet switching node packages | |
| EP0100614A3 (en) | Distributed digital exchange with improved switching system and input processor | |
| US5515386A (en) | Transmission circuit for transmitting fixed-length data | |
| US4546470A (en) | Communications systems | |
| US4601029A (en) | Communication switching system | |
| US4685104A (en) | Distributed switching system | |
| US4868812A (en) | Shared lines equipment, especially for B-ISDN switching system | |
| US5604739A (en) | Signal receiving and transmitting unit for converting a transmission rate of a received signal to a transmission rate of a transmittted signal | |
| JPS6139661A (ja) | 回線編集装置 | |
| JPS5986991A (ja) | 制御可能に通信接続を設定する回路および方法 | |
| US4799216A (en) | Distributed switching system | |
| US6680939B1 (en) | Expandable router | |
| US4164627A (en) | Time division switching network using time slot interchangers | |
| US4524442A (en) | Modularly expandable space stage for a T-S-T digital switching system | |
| US4524441A (en) | Modular space stage arrangement for a T-S-T digital switching system | |
| JP2750203B2 (ja) | 回線設定回路 | |
| US4520478A (en) | Space stage arrangement for a T-S-T digital switching system | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| GB2164821A (en) | Digital tie line | |
| JPS62163431A (ja) | 光並列伝送送受信回路 | |
| US5995616A (en) | Apparatus for communication between a telephone exchange and connected telephone sets | |
| JPH0342838B2 (ja) |