JPS5810022B2 - 時分割多重回線割当て制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、時分割多重回線割当て制御方式、特に時分割
多重マルチプレクサをもうけて時分割多重回線によって
連けいされる時分割多重ネットワーク・システムにおい
て、送信情報を上記時分割多重回線上の任意の空きタイ
ム・スロットに割当てて送信するよう構成すると共に、
例えば制御信号の如き比較的低い優先順位をもつ送信情
報の送信によって例えば回線情報の如き高い優先順位を
もつ送信情報の送信が待機状態にされることを防止する
ようにした時分割多重回線割当て制御方式に関するもの
である。

従来から、時分割多重イツトワーク・システムにおいて
、時分割多重マルチプレクサをもうけ、複数の時分割多
重マルチプレクサ相互間を時分割多重回線によって連け
いすることが行なわれている。

このような従来の時分割多重マルチプレクサにおいては
、当該マルチプレクサの処理能力が必らずしも十分でな
いこともあって、送信情報を時分割多重回線上に送出す
るに当って、例えば次のように処理していた。

即ち、例えは端末Ａ、Ｂ。Ｃ２・・・・・・からの送信
要求は、時分割多重回線上の予め定められたタイム・ス
ロットｒＡ、ｒＢ、ｒＣ。

・・・・・・に割当てられて送信されるようにされてい
た。

このため、送信要求の個数は、時分割多重回線上のタイ
ム・スロットの個数によって制限を受けることになり、
また回線断検出などの制御信号を伝送するために１つま
たは複数個のタイム・スロットを予め割当てるようにす
ると、上記制御信号の伝送頻度が小さいこともあって、
その分だけ伝送効率が低下する。

このため、上記時分割多重マルチプレクサの処理能力を
向上せしめて、いわゆるインテリジェント時分割多重マ
ルチプレクサを用いることが考慮された。

この場合、処理能力が向上したこともあって、例えば端
末Ａ、Ｂ、Ｃ，・・・からの送信要求を、タイム・スロ
ット中の空き状態にある任意のタイム・スロットＴα、
Ｔβ、Ｔγ・・・・・・に割当てて送信するようにし、
仮に成るタイミングの下で空きタイム・スロットが存在
しない場合、空き状態が生ずるまで待機させるようにさ
せる。

該方式の場合、送信要求の個数が上記タイム・スロット
の個数に制限されることがない利点をもつ。

しかし、一方、比較的低い優先順位をもつ送信情報のた
めに、高い優先順位をもつ送信情報が待機されてしまう
ことが生じかねない。

本発明は上記の点を一挙に解決することを目的としてお
り、本発明の時分割多重回線割当て制御方式は時分割多
重回線に接続されるチャネルと端末に接続されるポート
・アダプタとを有する時分割多重マルチプレクサをそな
え、該時分割多重マルチプレクサが上記時分割多重回線
を介して他の時分割多重マルチプレクサと連けいされる
時分割多重ネットワーク・システムにおいて、上記時分
割多重マルチプレクサは、送信要求に対応して上記時分
割多重回線上のタイム・スロットを管理するセンド・ア
ドレス・バッファ部をそなえ、各送信要求に応じた送信
情報を上記タイム・スロット中の空き状態にあるタイム
・スロットに割当てて送信するよう構成すると共に、上
記タイム・スロットに高い優先順位をもつ送信情報を伝
送する高優先順位タイム・スロットと低い優先順位をも
つ送信情報を伝送する低優先順位タイム・スロットとを
用意し、上記低い優先順位をもつ送信情報は上記低優先
順位タイム・スロット中の空き状態にあるタイム・スロ
ットに対して割当てて送信されるようにしたことを特徴
としている。

以下図面を参照しつつ説明する。

第１図は本発明が適用される時分割多重ネットワーク・
システムの一実施例構成、第２図Ａ、Ｂは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第３図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第４図は第３図に示すチャネル
における送信処理部の一実施例構成、第５図は同じくチ
ャネルにおける受信処理部の一実施例構成、第６図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。

第１図において、１は時分割多重ネットワーク・システ
ム、２−０．２−１．２−２．・・・・・・は夫々時分
割多重マルチプレクサ（ｉ−ＴＤＭ）、３−０．３−１
．３−２．・・・・・・は夫々ノード制御部、４ないし
１２は夫々チャネル、１３ないし１６は夫々ポート・ア
ダプタ、１７ないし１９は夫々装置、２０はネットワー
ク・コントローレ・センタであってネットワークの状態
を監視する装置、２１ないし２６は夫々時分割多重回線
、２７ないし３０は夫々単一回線を表わしている。

各時分割多重マルチプレクサ（ｉ−ＴＤＭ）２は夫々ノ
ード制御部（ＮＣ）３、チャネル（ＣＨ）、およびポー
ト・アダプタ（ＰＡ）をもっている。

そして、チャネル（ＣＨ）は時分割多重回線と接続され
、これによって各時分割多重マルチプレクサ（ｉ／ＴＤ
Ｍ）２は互に連けいされる。

またポート・アダプタ（ＰＡ）は単一回線を介して装置
（ＮＣＣ，端末）と接続される。

各ノード制御部（ＮＣ）には、第３図を参照して説明す
る如く、ノード・チャネル・テーブルが用意され、時分
割多重ネットワーク・スステム１の構成に関する情報が
格納されている。

このため、例えば時分割多重マルチプレクサ（・ＴＤＭ
）２−１において、装置１８から送信要求が発生した場
合、ノード制御装置３−１は、該送信の送り先が自己マ
ルチプレクサ２−１内に属する装置に対するものか、成
るいは他のマルチプレクサ例えば２−０内に属する装置
に対するものかなどを、上記ノード・チャネル・テーブ
ルの内容によって判定する。

そして例えばマルチプレクサ２−０に属する装置１７に
対するものである場合、チャネル７および時分割多重回
線２１を介してマルチプレクサ２−０に送信する。

マルチプレクサ２−０においては、上記送信をチャネル
６において受信する。

そしてノード制御部３−０の制御のもとてポート・アダ
プタ１３および回線２７を介して装置１７に伝送する。

装置１７から装置１８に送信する場合、上記の逆のルー
トを通ることは言うまでもない。

また、例えば回線２１において図示Ｘ印の如く回線障害
が発生した場合、該障害状況は、各マルチプレクサにお
けるノード制御部３内の上記ノード・チャネル・テーブ
ル内に記録され、装置１８から装置１７へ送信するに当
って、マルチプレクサ２−１は、チャネル８および回線
２３を介してマルチプレクサ２−２に送信する。

そしてマルチプレクサ２−２は、チャネル１０および回
線２２を介してマルチプレクサ２−３に送信し、マルチ
プレクサ２−０はポート・アダプタ１３を介して装置１
７に伝送するようにされる。

第２図Ａは従来の時分割多重マルチプレクサ（ＴＤＭ）
による回線割当てを説明し、第２図Ｂは本発明によるイ
ンテリジェント時分割多重マルチプレクサ（ｉ／ＴＤＭ
）による回線割当てを説明している。

なお図中の符号２−０．２−１．２１は第１図に対応し
、２−１′や２−０７は夫々本発明のインテリジェント
時分割多重マルチプレクサ（ｉ−ＴＤＭ）２−１や２−
０に対応する従来の時分割多重マルチプレクサ、ａｊｂ
＋ｃ＋・・・やａ′。

ｂ／、ｃ／、・・・・・・は夫々送信情報を表わしてい
る。

また説明を簡単にするため、時分割多重回線２１は４個
のチャネルＣＨＯないしＣＨ３をもつものとして表わさ
れている。

従来の時分割マルチプレクサ（ＴＤＭ）による回線割当
ての場合、第２図Ａ図示の如く、装置Ａが装置Ｚに対し
て送信情報ａを、装置Ｂが装置Ｙに対して送信情報すを
、装置Ｃが装置Ｘに対して送信情報Ｃを、装置りが装置
Ｗに対して送信情報ｄを夫々送信するものとするとき次
のように行なわれる。

即ち装置Ａに対応して回線２１上の例えば１つのタイム
・スロットを利用したチャネルＣＨＯが予め割当てられ
、装置Ｂに対応して同じくチャネルＣＨ１が予め割当て
られ、・・・・・・・・・、装置りに対応してチャネル
ＣＨ３が予め割当てられている。

そして、マルチプレクサ２−１′は装置Ａからの情報ａ
をチャネルＣＨＯに乗せるようにして回線２１を介して
マルチプレクサ２−０′に送信する。

マルチプレクサ２−０′は、チャネルＣＨＯによって伝
送されてきた情報ａを装置Ａからの情報として装置Ｚに
伝送するようにする。

このため、図示の例で言えば装置Ａ、Ｂ、Ｃ。

Ｄの個数は、回線２１上のチャネルの個数によって制限
を受けることになる。

そして更に比較的発生頻度の少ない制御信号のために、
１つのチャネルを固定的に割当てた場合、発生頻度の少
ない制御信号のために１つのチャネルが占有され、伝送
効率が更に低下する。

インテリジェント時分割マルチプレクサ（ｉ・ＴＤＭ）
を用いる場合、第２図Ｂ図示の如く、回線２１上の空き
チャネル（タイム・スロット）全順次見出しては送信情
報を割当ててゆく。

即ち、装置Ｃから情報ｄ′とｅ′とを順に装置Ｘに送信
するに当って、回線２１−のそのときの空きチャネルＣ
Ｈ３を用いて情報ｅ′を伝送し、空きチャネルＣＨ２を
用いて情報ｄ′を伝送するようにされる。

第３図は本発明に用いる時分割多重マルチプレクサの一
実施例構成を示している。

図中の符号２−１．３−１，７，８，１４，１５，２１
，２３゜２８．２９は夫々第１図に対応し、３１は内部
データ・バス、３２はマイクロ・プロセッサ、３３は制
御メモリ、３４はＲＡＭによって構成される主記憶装置
、３５はデータ・バス・インタフェース制御部、３６は
ノード・チャネル・テーブルであって第１図図示の時分
割多重ネットワーク・システムの構成に関する情報が格
納されるものを表わしている。

例えばポート・アダプタ１５を介して送られてくる送信
要求にもとづいて、ノード制御部３−１は、制御メモリ
３３からのプログラムにしたがって、マイクロ・プロセ
ッサ３２によって送信処理を行なう。

即ち、上記送信要求にしたがって、第４図を参照して詳
述する如く、送信要求を例えばチャネル７内のセンド・
アドレス・バッファ内に登録する。

そしてチャネル７を経由してポート・アダプタ１５から
送信情報を回線２１上に送出する。

また、例えば回線２３を介してチャネル８に伝送されて
きた受信情報にもとづいて、第５図を参照して詳述する
如く、ノード制御装置３−１は割込みをかけられる。

そしてノード制御装置３−１は上述のノード・チャネル
・テーブル３４の内容を調べ、送信先が例えばポート・
アダプタ１４に接続される装置であった場合にま、チャ
ネル８から上記受信情報をポート・アダプタ１４側に伝
送するよう制御する。

なお第３図図示のデータ・バス・インタフェース制御部
３５はデータ・バス３１の占有管理を行なうものと考え
てよい。

第４図は、第３図に示すチャネルにおける送信処理部の
一実施例構成を示している。

図中の符号７，３１は第３図に対応している。

チャネル（ＣＨ）７はセンド・アドレス・バッファ部（
ＳＡＢＵＦ）をそなえており、送信処理を次の３通りの
処理モードにしたがって実行する。

即ち、（ｉ）センド・アドレス・バッファ部に対して新
規送信要求を登録する登録処理モード、（１１）先に登
録されて既にタイム・スロットが割当てられている送信
要求に対応して送信情報を伝送する伝送処理モード、（
ｉｉｉ）上記新規登録された送信要求に対応して新しく
タイム・スロットを割当ててゆくタイム・スロット割当
て処理モードとにしたがって実行する。

（Ａ）登録処理モード。

（１）上記ノード制御部３−１は、上述の如く例えば装
置１８からの送信要求を受付けると、送信先を決定し、
例えばチャネル７を介してマルチプレクサ２−０（第１
図）に伝送すべきものである場合、第４図図示データ・
バス３１を介してレジスタ３８に、（ａ）装置１８が接
続されている単一回線２８の伝送スピード情報、（ｂ）
ポートアダプタ１５（送信源に応じてノード制御装置Ｎ
ＣやチャネルＣＨの場合がある）のアドレス情報、（ｃ
）送信すべき送信情報をもっている例えばポート・アダ
プタ１５上のバッファのアドレス情報（バッファ・アド
レス情報）にセットする。

（２）チャネル７は、これにもとづいてスタート・アド
レス・テーブル３９からセンド・アドレス・バッファ（
ＳＡＢＵＦ）４０のスタート・アドレス情報を読出し、
プラス１回路を通してセンド・アドレス・バッファ（Ｓ
ＡＢＵＦ）４０にアドレス情報を与える。

即ちバッファ４０の当該アドレス位置をアクセスする。

（３）センド・アドレス・バッファ（ＳＡＢＵＦ）４０
の各アドレスの内容中にビジィ・フラグが用意されてお
り、送信要求に応じた登録がなされていると当該アドレ
スの内容中のビジィ・フラグがオン状態にされている。

上記バッファ４０の当該アドレスの内容中の上記ビジィ
・フラグがオンとなっていれば、アンド回路４２を介し
てプラス１回路４１を歩進せしめて、センド・アドレス
・バッファ（ＳＡＢＵＦ）４０上の次のアドレス位置を
アクセスする。

（４）上記処理３によって、ビジィ・フラグがオン状態
にない即ちオフ状態にあるアドレス位置を捜してゆき、
ビジィ・フラグがオフ状態にあるアドレス位置が見出さ
れると、当該アドレス位置に上記レジスタ３８の内容即
ちアドレス情報とバッファ・アドレス情報とを書込む。

即ち登録する。

そして当該アドレス位置の上記ビジィ・フラグをオンに
する。

（５）同じように送信要求が新らたに生ずれば次々と登
録してゆく。

（Ｂ）伝送処理モード。

（６）第４図図示右上方に示される分周回路４４から、
フレーム・カウンタ４５に対して常に回線２１に同期し
たクロックが与えられている。

該フレーム・カウンタ４５の内容は、デコーダ４６に供
給され、あわせてスロット・スピード・テーブル４７を
介してスタート・アドレス・テーブル３９にセットされ
る。

これによってプラス１回路４１を介して、センド・アド
レス・バッファ（ＳＡＢＵＦ）４０に対して、フレーム
・カウンタ４５の内容に対応したアドレス情報が供給さ
れる。

（７）センド・アドレス・バッファ（ＳＡＢＵＦ）４０
の各アドレスの内容中にスタート・フラグが用意されて
おり、後述するタイム・スロット割当て処理によって既
にタイム・スロットが割当てられていると当該アドレス
の内容中の上記スタート・フラグがオン状態とされてい
る。

上記処理６によるアクセスにおいて、スタート・フラグ
がオン状態にあった場合、図示−数構出回路４８によっ
て、当該アドレスの内容中のスロット・ナンバ情報とデ
コーダ４６の内容とが比較される。

そして、デコーダ４６の内容がスロット・ナンバ情報と
一致したとき、一致検出回路４８は一致出力を発する（
一致出力を発した場合の処理については更に後述する）
。

（８）上記スタート・フラグがオフ状態にあるとき、一
致検出回路４８は一致出力を発しない。

これによって、ノット回路４９、アンド回路５０をへて
、プラス１回路４１が歩進され、センド・アドレス・バ
ッファ（ＳＡＢＵＦ）４０における次のアドレス位置が
アクセスされる。

（９）上記処理７に述べた如く、一致検出回路４８が一
致出力を発した場合には、次のことを意味している即ち
、セント・アドレス・バッファ（ＳＡＢＵＦ）４０上の
当該アドレス位置に格納されている送信要求に対応した
送信情報は、上記スロット・ナンバ情報で指示される送
信スロットを用いて送信されるべきものである。

そして、回線２１上のフレーム・カウンタ４５の内容に
もとづいて指示される回線上のタイム・スロットが、上
記送信スロットと一致したことを意味する。

このことから、上記−数構出回路４８が一致出力を発し
たとき、これによって１第４図図示下方に表わされるダ
イレクト・メモリ・アクセス（ＤＭＡ）制御部５１を起
動する。

そして、スタート・フラグがオンされている当該アドレ
スに格納されているアドレス情報とバッファ・アドレス
情報とがレジスタ５２にセットされる。

（１０）これによって例えばポート・アダプタ１５と当
該ポート・アダプタ１５上に存在しかつ送信情報が格納
されているバッファがアクセスされる。

該バッファから送信情報が読出され、フリップ・フロッ
プ５３にセットされ、アンド回路５４を介して送信フリ
ップ・フロップ５５がセットされて、回線２１上の所定
のタイム・スロット上に乗せられて送出される。

送信情報がすべて送出され終ると、当該タイム・スロッ
トに対応したスタート・フラグはオフとされる。

（１１）上記処理を繰返してゆき、第４図図示中央上方
に表わされているエンド・アドレス・テーブル５６の内
容で指示されるアドレス位置にまでアクセスが進んだ場
合、図示中央に表わされている一致検出回路５７が一致
出力を発する。

これによってフラグ・フリップ・フロップ５８がセット
されると、プラス１回路４１によって、センド・アドレ
ス・バッファ（ＳＡＢＵＦ）４０に対するアクセス・ア
ドレス情報をイニシャル状態とし、次のタイム・スロッ
ト割当て処理モードに入ってゆく。

（Ｃ）タイム・スロット割当て処理モード。

（１２）タイム・スロット割当て処理モード時、図示フ
リップ・フロップ５９を介して、センド・アドレス・バ
ッファＲ／Ｗ制御部６０が起動される。

そして、センド・アドレス・バッファ（ＳＡＢＵＦ）４
０の各アドレス位置を順次アクセスしてゆく。

このタイム・スロット割当て処理モードは、ビジィ・フ
ラグが新らたにオンされたアドレス位置を見出し、該ア
ドレス位置にスロット・ナンバ情報を書込む即ち送信ス
ロットを割当てる処理に対応している。

（１３）このため、上記処理４によってビジィ・フラグ
がオンにされた送信要求を捜してゆく。

ビジィ・フラグがオフ状態にあった場合、ノット回路６
１、アンド回路６２を介して、プラス１回路４１が歩進
されてゆく。

（１４）ビジィ・フラグがオンであった場合、アンド回
路６３がオンし、アンド回路６４を介して尚該アドレス
位置にスロット・ナンバ情報を書込む。

即ち、デコーダ４６の内容をスロット・ナンバ情報とし
て書込み、当該送信要求に対して送信タイム・スロット
を割当て、スタート・フラグをオン状態にする。

（１５）一方、アンド回路６３の出力によって、ノット
回路６５、アンド回路５４、フリップ・フロップ５５を
介して、回線２１上の当該タイム・スロットに論理「０
」を乗せ、当該タイム・スロットを用いた送信情報の開
始を通知する。

第５図は、第３図に示すチャネルにおける受信処理部の
一実施例構成を示している。

図中の符号７，２１．３１は第３図に対応している。

チャネル７は、受信データ・バツファ６６およびＲＡＭ
で構成された受信データ・バッファ制御部６７をそなえ
ている。

受信処理は次のように実行される。

即ち（１６）多重回線２１から情報が受信されると、フ
レーム・カウンタ６８とデコーダ６９とによって、当該
情報のスロット・ナンバが判別される。

（１７）該デコーダ６９のデコード出力によって、受信
データ・バッファ制御部６７の所定アドレス位置がアク
セスされる。

当該アドレスの内容中にＤビットがもうけられており、
該Ｄビットの内容と上記受信された情報とによってアン
ド回路７０がオンまたはオフされ、当該タイム・スロッ
トに乗ってきた受信情報にビット反転が生じたか否かを
チェックする。

ビット反転が生じた場合には以後当該タイム・スロット
を用いて情報が伝送されてくることを意味し、アンド回
路７０は当該アドレスの内容中のＢビット（ビギン・フ
ラグ）をオンにすると共に、当該受信情報を受信データ
・バッファ６６上に書込む。

あわせてアンド回路７１、プラス１回路７２によって、
当該アドレスの内容中のイン・カウンタの値をプラス１
して、受信データ・バッファ制御部６７に書込む。

（１８）情報を受信して受信データ・バッファ制御部６
７がアクセスされたとき、−記Ｂビットが既にオンされ
ていた場合には、単に当該受信情報を受信データ・バッ
ファ６６に書込み、イン・カウンタの値をプラス１する
だけでよい。

（１９）上述の如く、情報受信の都度上記イン・カウン
タの値をプラス１してゆくが、該値が予め定めた値に達
したとき、図示左中央に表わされる割込スタート回路７
３が起動され、割込制御回路７４を介して上述のノード
制御部（ＮＣ）に割込みをかける。

そしてあわせて、自己のチャネル・アドレス情報を設定
部７５から送信すると共に、スロット・ナンバ情報をデ
コーダ６９から送信しかつ送信スピード情報をデコーダ
７６から送信する。

（２０）受信データ・バッファ制御部６７に示すエンド
・カウンタは、呼の終了を検出するためのものである。

そして受信データの同一極性のものが連続して現われる
ときその個数をプラス１回路７７でカウントし、エンド
・カウンタ上に記憶せしめておく。

（２１）エンド・カウンタの値が予め定めた値に達した
とき、エンド検出回路７８によって、エンド・フラグが
セットされる。

そして、それ以後、ノット回路７９によりアンド回路７
１をオフ状態にし、上記エンド・フラグがセットされた
以後の受信情報を無視する。

（２２）上記処理１９によって割込みがかけられるとノ
ード制御部（ＮＣ）は当該タイム・スロットの受信情報
を受信データ・バッファ６６から読取るように働らく。

（２３）そして、上記受信情報中に書込まれているノー
ド・アドレス情報をもって、自己ノード制御部内で受信
するものか他ノード制御部に更に転送するものかを判断
する。

自己内で受信するものである場合には、上記受信情報中
に次に書込まれているポート・アドレス情報をもって、
対応するポート・アドレス（ＰＡ）に、上記処理１９に
述べたチャネル・アドレス情報などを転送する。

他ノード制御部に転送するものである場合、上述のノー
ド・チャネル・テーブル３６（第３図）の内容を参照し
てどのチャネルを経由して当該他ノード制御部に転送す
べきかを判断し、上記処理１９に述べたチャネル・アド
レス情報などを転送する。

（２４）上記処理１９に述べたチャネル・アドレス情報
などを受取ったチャネルやポート・アダプタはデータ・
パス３１を介して受信データ・バッファ６６の内容を読
取りにくる。

このとき、図示左上方に表つされているＩＭＡ制御部８
０が処理に関与するものと考えてよい。

（２５）受信データ・バッファ６６から、当該タイム・
スロットの情報を読取る毎に、受信データ・バッファ制
御部６７上で、当該タイム・スロットに対応したアドレ
ス位置の内容に関して、アウト・カウンタの値をプラス
１回路８１を介してプラス１してゆく。

（２６）上記処理２４．２５によって情報を読取る毎に
、一致検出回路８２は、イン・カウンタの値とアウト・
カウンタの値とを比較する。

両者の値が一致しかつエンド・フラグがオンされていた
場合、一致検出回路８２は一致出力を発する。

この場合、受信データ・バッファ６６二の当該タイム・
スロットに対応するすべての情報茶読取ったことを意味
しており、Ｂビットをオフにする。

インテリジェント時分割多重マルチプレクサ（ｉ−ＴＤ
Ｍ）を用いて、回線を割当ててゆく場合、上述の如く処
理される。

これによって、伝送処理に当って、例えば成る１つの端
末に接続される単一回線からの伝送情報は、時分割多重
回線上の空きタイム・スロットによって次々と伝送され
る。

そして例えば当該時点で空きタイム・スロットが存在し
なくても、僅かな待ち状態を与えるだけで伝送されるこ
とになる。

したがって、時分割多重回線上のタイム・スロットの個
数によって、接続可能な端末の個数に制限を受けること
がない。

しかし、上記構成を採用したことによって、１つの技術
上の問題が提起される。

即ち、端末などから送信される回線情報と比較的発生頻
度の低い制御信号とが同一優先順位のもとで、上記空き
タイム・スロットの占有のために競合することになる。

このために、場合によっては、端末の処理速度よりも早
い速度で処理されるべき回線情報が、上記制御信号のた
めに待たされることが生ずる。

この点を解決するために、次の方策を採用するようにす
る。

即ち、時分割多重回線上のタイム・スロットに、高い優
先順位をもつ送信情報のみを伝送する高優先順位タイム
・スロットと、低い優先順位をもつ送信情報が伝送され
る低優先順位タイム・スロットとを用意する。

そして高い優先順位をもつ送信情報は、上記高優先順位
タイム・スロットと上記低優先順位タイム・スロットと
のいずれでも空き状態が生ずれば、伝送されるようにす
る。

また低い優先順位をもつ送信情報は、上記低優先順位タ
イム・スロットに空き状態が生じたときにのみ伝送され
るようにする。

このようにすることによって、高い優先順位をもつ送信
情報例えば回線情報の送信が非所望に長時間荷たされる
ことがなくなる。

第６図は、上記非所望な待ち状態の発生を防止した回線
割当てを実現する一実施例構成を示す。

図中の符号４０′は第４図に示すセンド・アドレス・バ
ッファ（ＳＡＢＵＦ）４０に対応するバッファ装置であ
り、４０−０．４０−１．・・・・・・・・・各優先順
位に対応した送信要求が登録されるセンド・アドレス・
バッファを表わしている。

図は細部を省略して示しているが、送信要求のうち、例
えばノード制御装置（ＮＣ）自身が発する送信要求は一
般に制御信号であり、ポート・アダプタ（ＰＡ）やチャ
ネル（ＣＨ）が発する回線情報の送信要求にくらべて、
低い優先順位をもつ。

このことから、第４図図示のレジスタ３８（図示右上方
）にセットされた送信要求中のアドレス情報がノード制
御部（ＮＣ）のアドレス情報であった場合、上記登録処
理モード時に第６図図示のセンド・アドレス・バッファ
４０−１に登録するようにする。

また第４図図示のレジスタ３８にセントされたアドレス
情報が、ポー・・アダプタ（ＰＡ）やチャネル（ＣＨ）
のアドレス情報であった場合、上記登録処理モード時に
第６図図示のセンド・アドレス・バッファ４０−０およ
び４０−１の両者に登録するように決める。

そしてセンド・アドレス・バッファ４０−０および４０
−１に対する登録処理モードと伝送処理モードとは、第
４図を参照して説明したと全く同じ処理を行なう。

しかし、タイム・スロット割当て処理に関して、センド
・アドレス・バッファ４０−０には高優先順位タイム・
スロットのみが第４図図示のアンド回路６４を介してス
ロット・ナンバ情報として書込まれ、一方センド・アド
レス・バッファ４０−１には低優先順位タイム・スロッ
トのみが同様にスロット・ナンバ情報として書込まれる
。

このため、上記伝送処理モード時に、高い優先順位にあ
る送信情報は、センド・アドレス・バッファ４０−０お
よび４０−１によって、高優先順位タイム・スロットお
よび低優先順位タイム・スロットを用いて送信される。

しかし、低い優先順位にある送信情報は、センド・アド
レス・バッファ４０−１によって、低優先順位タイム・
スロットを用いて送信される。

以上説明した如く、本発明によれば、送信情報は、タイ
ム・スロットに空きがある限り、順次送信されるように
なる。

そして高優先順位タイム・スロットと低優先順位タイム
・スロットとを区別することによって、例えば回線情報
などの高い優先順位をもつ情報の送信が、制御信号など
の低い優先順位をもつ情報のために非所望に待たされる
ことがない。

【図面の簡単な説明】

第１図は本発明が適用される時分割多重ネットワーク・
システムの一実施例構成、第２図Ａ、Ｂは従来の時分割
多重マルチプレクサによる回線割当てと本発明に用いる
時分割多重マルチプレクサによる回線割当てとを説明す
る説明図、第３図は本発明に用いる時分割多重マルチプ
レクサの一実施例構成、第４図は第３図に示すチャネル
における送信処理部の一実施例構成、第５図は同じくチ
ャネルにおける受信処理部の一実施例構成、第６図は非
所望な待ち状態の発生を防止した回線割当てを実現する
一実施例構成を示す。 図中、１は時分割多重ネットワーク・システム、２−０
．２−１．２−２．・・・・・・は夫々時分割多重マル
チプレクサ、３−０．３−１．３−２．・・・・・・は
夫々ノード制御部、４ないし１２は夫々チャネル、１３
ないし１６は夫々ポート・アダプタ、１７ないし２０は
夫々装置、２１ないし２６は夫夫時分割多重回線、２Ｔ
ないし３０は夫々単一回線、４０はセンド・アドレス・
バッファを表わす。

Claims (1)

1. 【特許請求の範囲】 １ 時分割多重回線に接続されるチャンネルと端末に接
   続されるボート・アダプタとを有する時分割多重マルチ
   プレクサをそなえ、該時分割多重マルチプレクサが上記
   時分割多重回線を介して他の時分割多重マルチプレクサ
   と連けいされる時分割多重ネットワーク・システムにお
   いて、上記時分割多重マルチプレクサは、送信要求に対
   応して上記時分割多重回線−のタイム・スロットを管理
   するセンド・アドレス・バッファ部をそなえ、各送信要
   求に応じた送信情報を上記タイム・スロット中の空き状
   態にあるタイム・スロットに割当てて送信するよう構成
   すると共に、上記タイム・スロットに高い優先順位をも
   つ送信情報を伝送する高優先順位タイム・スロットと低
   い優先順位をもつ送信情報を伝送する低優先順位タイム
   ・スロットとを用意し、上記低い優先順位をもつ送信情
   報は上記低優先順位タイム・スロット中の空き状態にあ
   るタイム・スロットに対して割当てて送信されるように
   したことを特徴とする時分割多重回線割当て制御方式。 ２ 上記低い優先順位をもつ送信情報は、制御信号であ
   ることを特徴とする特許請求の範囲第１項記載の時分割
   多重回線割当て制御方式。 ３ 上記センド・アドレス・バッファ部は、上記高優先
   順位タイム・スロットと上記低優先順位タイム・スロッ
   トとに対応して、区分されていることを特徴とする特許
   請求の範囲第１項または第２項記載の時分割多重回線割
   当て制御方式。 ４ 上記チャネルは、上記センド・アドレス・バッファ
   部に対して新規送信要求を登録する登録処理モードと、
   先に登録されて既にタイム・スロットが割当てられてい
   る送信要求に対応して送信情報を伝送する伝送処理モー
   ドと、上記新規登録された素信要求に対応して新しくタ
   イム・スロットを割当ててゆくタイム・スロット割当て
   処理モードとをもつことを特徴とする特許請求の範囲第
   １項ないし第３項のいずれか記載の時分割多重回線割当
   て制御方式。